eda實(shí)訓(xùn)報(bào)告-許如婷

《eda實(shí)訓(xùn)報(bào)告-許如婷》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在工程資料-天天文庫(kù)。

1、湖北輕工職業(yè)技術(shù)學(xué)院電子設(shè)計(jì)自動(dòng)化實(shí)訓(xùn)報(bào)告目部業(yè)級(jí)名號(hào)師教導(dǎo)題系專班姓學(xué)指任意波形發(fā)生器信息工程系電子信息工程技術(shù)09電信許女口婷0903021131趙欣2011年6月25日□錄2引言3第一章電路設(shè)計(jì)原理42.1電路總模塊設(shè)計(jì)42?2各模塊的電路設(shè)計(jì)5第二章芯片資料102.1EP1K30TC144-3資料102.2AD558資料112.3CPLD資料13第三章調(diào)試13結(jié)論16致謝17參考文獻(xiàn)18附錄18一、電路設(shè)計(jì)設(shè)計(jì)硬件操作平臺(tái)18二、程序19引言電子技術(shù)在不斷地發(fā)展，基于EDA技術(shù)的設(shè)計(jì)方法正在成為電子設(shè)計(jì)系統(tǒng)的主流，大規(guī)?？删幊踢壿嬈骷﨏P

2、LD是當(dāng)今社會(huì)應(yīng)用最廣泛的可編程專用集成電路，通過(guò)一臺(tái)電腦，一套EDA開(kāi)發(fā)工具，一塊CPLD芯片，就可以設(shè)計(jì)出所需要的專用集成電路，大大減少了開(kāi)發(fā)時(shí)間和開(kāi)發(fā)成本，設(shè)計(jì)人員可以通過(guò)軟件編程來(lái)修改硬件功能，極大地提高了設(shè)計(jì)的靈活性和通用性。這次《任意波形發(fā)生器》實(shí)訓(xùn)是采用Max+PlusII開(kāi)發(fā)平臺(tái)，VHDL編程實(shí)現(xiàn),基于可編程器件CPLD設(shè)計(jì)任意波形發(fā)生器。整個(gè)系統(tǒng)除了晶休振蕩器和D/A數(shù)模轉(zhuǎn)換外，全部集成在一塊EP1K30TC144-3芯片上。它可輸出頻率、幅度可調(diào)的正弦波、方波、三角波多種波形。波形模塊可由用戶口行編寫(xiě)程序和波形數(shù)據(jù)，經(jīng)下載在不

3、改變整個(gè)碩件連接系統(tǒng)連接的情況下，輸出我們所需要的波形，實(shí)現(xiàn)了傳統(tǒng)信號(hào)發(fā)生器不具右的一些波形的產(chǎn)生。整個(gè)設(shè)計(jì)采用VHDL編程實(shí)現(xiàn)，電路連接較為簡(jiǎn)單，主要是考察我們VHDL語(yǔ)言的編寫(xiě)和軟件的操作能力。通過(guò)這次的EDA實(shí)訓(xùn)讓我們對(duì)電路原理，軟件操作有了更深層次的掌握，更好的為以后的工作和發(fā)展打下堅(jiān)實(shí)的基礎(chǔ)。第一章電路設(shè)計(jì)原理2.1電路總模塊設(shè)計(jì)根據(jù)設(shè)計(jì)設(shè)計(jì)要求，任意波形信號(hào)發(fā)生器由3部分組成，即時(shí)鐘信號(hào)發(fā)生器,輸入頻率為10KH乙波形數(shù)據(jù)產(chǎn)生器和數(shù)/模轉(zhuǎn)換屯路。品體振蕩器產(chǎn)生穩(wěn)定很高的時(shí)鐘信號(hào)，在時(shí)鐘信號(hào)的作用下，波形數(shù)據(jù)產(chǎn)生頻率可變的波形數(shù)據(jù)數(shù)字信

4、號(hào)，最后經(jīng)過(guò)數(shù)/模轉(zhuǎn)換電路最終輸出所需要的波形信號(hào)。幅度的調(diào)節(jié)可通過(guò)改變D/A轉(zhuǎn)換芯片電阻網(wǎng)絡(luò)的基準(zhǔn)電壓實(shí)現(xiàn)。電路設(shè)計(jì)總圖如下圖所示。圖1電路總圖設(shè)計(jì)模塊下圖中CNT為計(jì)數(shù)器模塊，在時(shí)鐘作用下，sin_rom>fangbo>sanjiao模塊分別產(chǎn)生止弦波、方波、三角波的波形數(shù)據(jù)。XZQ（玻據(jù)選擇器）在面板上的波形選擇開(kāi)關(guān)SELI2..0］的控制下，即通過(guò)三個(gè)開(kāi)關(guān)來(lái)分別選擇輸出不同的波形數(shù)據(jù)，送至D/A轉(zhuǎn)換電路。D/A轉(zhuǎn)換電路采用AD558芯片?；贑PLD的波形數(shù)據(jù)產(chǎn)生總電路圖如下所示。CNTCLKQ￡K.?€>】sinromvccGLKDOU

5、TC7?.0)CLKDOUTr*???>indockq(7.Q]>outc*x*:…：FHNUtSOCEU[2?03OTQC7?WITTDOC7.?OJVDXC7.aO2C7?0JXZQ圖2波形數(shù)據(jù)產(chǎn)生器電路圖2?2各模塊的電路設(shè)計(jì)（1）正弦波波形數(shù)據(jù)產(chǎn)生模塊設(shè)計(jì)正弦波結(jié)構(gòu)圖如下圖所示EP1K30TC144-3V丿圖3設(shè)計(jì)流程圖止弦波的設(shè)計(jì)用加法器和止弦波數(shù)據(jù)存儲(chǔ)電路來(lái)完成。將止選波的一個(gè)周期分為64個(gè)采樣點(diǎn)，在系統(tǒng)中需建立一個(gè)LPM_ROM宏模塊來(lái)調(diào)用存儲(chǔ)在sin.mif文件中的正弦波數(shù)據(jù)。—sinromaddress[5..O]》incloc

6、kq[7..O]》outclock4圖4結(jié)構(gòu)圖完成系統(tǒng)設(shè)計(jì)后，對(duì)設(shè)計(jì)進(jìn)行仿真，需將仿真數(shù)據(jù)與sinm訐中的數(shù)據(jù)進(jìn)行比較，確保系統(tǒng)可以完整的輸illsin.m訐中的所有數(shù)據(jù)。存儲(chǔ)在sin.m訐中的數(shù)據(jù)如Addr+0+1+2?3+4+5

7、痣+70

8、7F8B98A4BOBB06DO8D9E2E9EFF5F9FCFE16FFFEFCF9F5EFE9E224D9DO06BBBOA4988B327F73665A4E43382E40251C15OF09050200480000020509OF151C56252E38434E5A6673圖5地址數(shù)據(jù)表根據(jù)電路設(shè)計(jì)

9、該電路由計(jì)數(shù)器和地址發(fā)生器構(gòu)成，時(shí)鐘周期為64個(gè)為正弦波的一個(gè)周期，電路結(jié)構(gòu)和仿真如下圖所示。圖6止弦波電路結(jié)構(gòu)圖7正弦波仿貞?波形圖VW圖8正弦波實(shí)物圖頻率為125HZ，幅度為2.6V（2）三角波波形數(shù)據(jù)產(chǎn)生模塊設(shè)計(jì)該模塊可設(shè)計(jì)一個(gè)可逆的計(jì)數(shù)器實(shí)現(xiàn)。設(shè)計(jì)時(shí)設(shè)計(jì)一變量作為工作狀態(tài)的標(biāo)志，在此變量為全0時(shí)，當(dāng)檢測(cè)到時(shí)鐘的上升沿的時(shí)候進(jìn)行加同一個(gè)數(shù)的操作，為全1時(shí)，進(jìn)行減同一個(gè)數(shù)的操作。由于D/A轉(zhuǎn)換采用8位的狽558芯片，且設(shè)計(jì)64個(gè)時(shí)鐘周期為一個(gè)三角波周期，則輸出Q每一次加/減8。電路結(jié)構(gòu)圖和仿真波形如下圖所示。CLKX—CLKDOUT[7.?O

10、]DOUT[7.?O圖9三角波電路結(jié)構(gòu)圖恤?ValiF]IWus15.0us15.2us154us15.6usI5.8us16.0us1