quartus_ii使用教程-完整實(shí)例

《quartus_ii使用教程-完整實(shí)例》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。

1、QuartusⅡ入門(mén)教程（一個(gè)Verilog程序的編譯和功能仿真）QuartusⅡ是Altera公司推出的專(zhuān)業(yè)EDA工具，支持原理圖輸入、硬件描述語(yǔ)言的輸入等多種輸入方式。硬件描述語(yǔ)言的輸入方式是利用類(lèi)似高級(jí)程序的設(shè)計(jì)方法來(lái)設(shè)計(jì)出數(shù)字系統(tǒng)。接下來(lái)我們對(duì)這種智能的EDA工具進(jìn)行初步的學(xué)習(xí)。使大家以后的數(shù)字系統(tǒng)設(shè)計(jì)更加容易上手。菜單欄快捷工具欄第一步：打開(kāi)軟件任務(wù)管理窗口信息欄工作區(qū)資源管理窗口l快捷工具欄：提供設(shè)置（setting），編譯（compile）等快捷方式，方便用戶(hù)使用，用戶(hù)也可以在菜單欄的下拉菜單找到相應(yīng)的選項(xiàng)。l菜單欄：軟

2、件所有功能的控制選項(xiàng)都可以在其下拉菜單中找到。l信息欄：編譯或者綜合整個(gè)過(guò)程的詳細(xì)信息顯示窗口，包括編譯通過(guò)信息和報(bào)錯(cuò)信息。11所建工程的保存路徑第二步：新建工程（file>newProjectWizard）1工程名稱(chēng)：頂層模塊名（芯片級(jí)設(shè)計(jì)為實(shí)體名），要求與工程名稱(chēng)相同如果有已經(jīng)存在的文件就在該過(guò)程中添加，軟件將直接將用戶(hù)所添加的文件添加到工程中。工程名稱(chēng)2添加已有文件（沒(méi)有已有文件的直接跳過(guò)next）113選擇芯片型號(hào)（我們選擇MAX3000A系列下的EPM3256AQC208-10芯片）(注：如果不下載到開(kāi)發(fā)板上進(jìn)行測(cè)試，這一步

3、可以不用設(shè)置)選擇芯片快速搜索所需的芯片所選的芯片的系列型號(hào)4選擇仿真，綜合工具（第一次實(shí)驗(yàn)全部利用quartus做，三項(xiàng)都選None，然后next）11選擇時(shí)序分析儀選擇第三方仿真工具，如果使用Quartus內(nèi)部仿真工具則選擇none選擇第三方綜合工具，如果使用Quartus內(nèi)部綜合工具則選擇none5工程建立完成（點(diǎn)finish）工程建立完成，該窗口顯示所建立工程所有的芯片，其他第三方EDA工具選擇情況，以及模塊名等等信息。11第三步：添加文件（file>new>VHDLfile），新建完成之后要先保存。我們選擇VerilogHD

4、LFile設(shè)計(jì)文件格式既選擇Verilog文本輸入形式第四步：編寫(xiě)程序以實(shí)現(xiàn)一個(gè)與門(mén)和或門(mén)為例，Verilog描述源文件如下：moduletest(a,b,out1,out2);inputa,b;Outputout1,out2;assignout1=a&b;assignout2=a

5、b;endmodule然后保存源文件；第五步：檢查語(yǔ)法（點(diǎn)擊工具欄的這個(gè)按鈕（startAnalysis&synthesis））11語(yǔ)法檢查成功，沒(méi)有error級(jí)別以上的錯(cuò)誤該窗口顯示了語(yǔ)法檢查后的詳細(xì)信息，包括所使用的io口資源的多少等內(nèi)容，相應(yīng)的英文名

6、大家可以自己查閱點(diǎn)擊確定完成語(yǔ)法檢查第六步：（鎖定引腳，點(diǎn)擊工具欄的（pinplanner））(注：如果不下載到開(kāi)發(fā)板上進(jìn)行測(cè)試，引腳可以不用分配)頂層某塊的輸入輸出口與物理的芯片端口想對(duì)應(yīng)各個(gè)端口的輸入輸出類(lèi)型雙擊location為您的輸入輸出配置引腳。11選擇為使用端口選項(xiàng)卡第七步：整體編譯（工具欄的按鈕（startComplilation））該窗口給出綜合后代碼的資源使用情況既芯片型號(hào)等等信息。第八步：功能仿真（直接利用quratus進(jìn)行功能仿真）1將仿真類(lèi)型設(shè)置為功能仿真（Assignments>setting>Simulat

7、orSettings>下拉>Function）11Functional表示功能仿真，既不包括時(shí)序信息，timinng表示時(shí)序仿真。加入線及寄存器的延時(shí)信息1建立一個(gè)波形文件：（new>VectorWaveformFile）添加波形文件作為信號(hào)輸出文件，以便觀察信號(hào)的輸出情況11然后導(dǎo)入引腳（雙擊Name下面空白區(qū)域>NodeFinder>list>點(diǎn)擊）：點(diǎn)擊產(chǎn)生端口列表點(diǎn)擊如下圖添加信號(hào)雙擊彈出右邊的對(duì)話(huà)框接下來(lái)設(shè)置激勵(lì)信號(hào)（單擊>選擇>Timing>Multipliedby1）我們自定義的輸入信號(hào)設(shè)置輸入信號(hào)周期設(shè)置仿真的開(kāi)始及結(jié)

8、束時(shí)間設(shè)置b信號(hào)源的時(shí)候類(lèi)同設(shè)置a信號(hào)源，最后一步改為Multipliedby211然后要先生成仿真需要的網(wǎng)表（工具欄processing>GenerateFunctionalSimulationNetlist）接下來(lái)開(kāi)始仿真（仿真前要將波形文件保存，點(diǎn)擊工具欄開(kāi)始仿真）：11由a，b兩個(gè)信號(hào)經(jīng)過(guò)我們?cè)O(shè)計(jì)的模塊產(chǎn)生的結(jié)果觀察波形，剛好符合我們的邏輯。功能仿真通過(guò)。第九步：下載（點(diǎn)擊（Programmer），再點(diǎn)擊HardwareSetup配置下載電纜,單擊彈出窗口的“AddHardware”按鈕，選擇并口下載ByteBlasterMV

9、orByteBlasterMVⅡ，單擊“Close”按鈕完成設(shè)置。CPLD器件生成的下載文件后綴名為.pof，點(diǎn)擊下圖所示方框，選中下載文件，然后直接點(diǎn)擊start按鈕開(kāi)始下載）點(diǎn)擊該按鈕開(kāi)始下載下載進(jìn)度條下載是該選項(xiàng)必