分別使用原理圖和vhdl語(yǔ)言輸入方法設(shè)計(jì)8位全加器

《分別使用原理圖和vhdl語(yǔ)言輸入方法設(shè)計(jì)8位全加器》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。

1、大慶石油學(xué)院硬件課程設(shè)計(jì)大慶石油學(xué)院課程設(shè)計(jì)課程硬件課程設(shè)計(jì)題目分別使用原理圖和VHDL語(yǔ)言輸入方法設(shè)計(jì)8位全加器院系計(jì)算機(jī)與信息技術(shù)學(xué)院專業(yè)班級(jí)計(jì)算機(jī)科學(xué)與技術(shù)04-4班學(xué)生姓名孟慶軍學(xué)生學(xué)號(hào)040702140408指導(dǎo)教師李井輝2006年9月12日15大慶石油學(xué)院硬件課程設(shè)計(jì)大慶石油學(xué)院課程設(shè)計(jì)任務(wù)書(shū)課程硬件課程設(shè)計(jì)題目分別使用原理圖和VHDL語(yǔ)言輸入方法設(shè)計(jì)8位全加器專業(yè)計(jì)算機(jī)科學(xué)與技術(shù)姓名孟慶軍學(xué)號(hào)040702140408主要內(nèi)容、基本要求、主要參考資料等一、主要內(nèi)容：利用EDA-V型實(shí)驗(yàn)系統(tǒng)、微機(jī)和Maxplus-II軟件系統(tǒng)，分別使用原理圖和VHDL語(yǔ)言輸入方法設(shè)計(jì)8

2、位全加器。要求利用層次設(shè)計(jì)方法，首先設(shè)計(jì)1位半加器，仿真和測(cè)試成功后把它保存到元件庫(kù)中去；之后以1位半加器為底層元件設(shè)計(jì)1位全加器，仿真和測(cè)試成功后把它也保存到元件庫(kù)中去；最后以1位全加器為基本元件，設(shè)計(jì)8位全加器的頂層文件，進(jìn)行仿真和測(cè)試。二、基本要求：1、熟練掌握EDA軟硬件系統(tǒng)的使用方法。2、設(shè)計(jì)出8位全加器，精通原理圖輸入方法，初步學(xué)會(huì)使用VHDL語(yǔ)言輸入方法。3、學(xué)會(huì)功能仿真和時(shí)序仿真。4、按照規(guī)范寫(xiě)出論文，要求字?jǐn)?shù)在4000字以上，并進(jìn)行答辯。論文內(nèi)容包括概述（學(xué)習(xí)、調(diào)研、分析、設(shè)計(jì)的內(nèi)容摘要）、EDA技術(shù)的現(xiàn)狀和發(fā)展趨勢(shì)、對(duì)EDA_V型實(shí)驗(yàn)系統(tǒng)和MaxplusII軟

3、件的掌握程度、8位全加器設(shè)計(jì)過(guò)程（包括原理圖或程序設(shè)計(jì)、編譯、仿真分析、硬件測(cè)試的全過(guò)程），論文中含有原理圖、程序、仿真波形圖及其分析報(bào)告。三、主要參考資料：[1]潘松.EDA技術(shù)實(shí)用教程[M].北京：科學(xué)出版社,2003.11-13.[2]楊恒.FPGA/CPLD最新實(shí)用技術(shù)指南[M].北京：清華大學(xué)出版社,2005.20-22.[3]EDA先鋒工作室.AlteraFPGA/CPLD設(shè)計(jì)(基礎(chǔ)篇)[M].北京：人民郵電出版社2005.32-33.[4]求是科技.CPLD/FPGA應(yīng)用開(kāi)發(fā)技術(shù)與工程實(shí)踐[M].北京：人民郵電出版社2005.55-58.[5]潘松.SOPC技術(shù)實(shí)用

4、教程[M].清華大學(xué)出版社.2005.1-15.完成期限第28周指導(dǎo)教師專業(yè)負(fù)責(zé)人年月日15大慶石油學(xué)院硬件課程設(shè)計(jì)大慶石油學(xué)院課程設(shè)計(jì)成績(jī)?cè)u(píng)價(jià)表課程名稱硬件課程設(shè)計(jì)題目名稱分別使用與原理圖和VHDL語(yǔ)言輸入方法設(shè)計(jì)8位全加器學(xué)生姓名孟慶軍學(xué)號(hào)040702140408指導(dǎo)教師姓名李井輝職稱講師序號(hào)評(píng)價(jià)項(xiàng)目指標(biāo)滿分評(píng)分1工作量、工作態(tài)度和出勤率按期圓滿的完成了規(guī)定的任務(wù)，難易程度和工作量符合教學(xué)要求，工作努力，遵守紀(jì)律，出勤率高，工作作風(fēng)嚴(yán)謹(jǐn)，善于與他人合作。202課程設(shè)計(jì)質(zhì)量課程設(shè)計(jì)選題合理，計(jì)算過(guò)程簡(jiǎn)練準(zhǔn)確，分析問(wèn)題思路清晰，結(jié)構(gòu)嚴(yán)謹(jǐn)，文理通順，撰寫(xiě)規(guī)范，圖表完備正確。453創(chuàng)

5、新工作中有創(chuàng)新意識(shí)，對(duì)前人工作有一些改進(jìn)或有一定應(yīng)用價(jià)值。54答辯能正確回答指導(dǎo)教師所提出的問(wèn)題。30總分評(píng)語(yǔ)：指導(dǎo)教師：年月日15大慶石油學(xué)院硬件課程設(shè)計(jì)摘要本文介紹了利用EDA-V硬件系統(tǒng)和微機(jī)上的MaxPlus-II等軟件系統(tǒng)，分別使用原理圖和VHDL語(yǔ)言輸入方法設(shè)計(jì)8位全加器。利用層次設(shè)計(jì)方法，設(shè)計(jì)底層文件一個(gè)一位半加器；設(shè)計(jì)頂層文件一個(gè)一位全加器；設(shè)計(jì)頂層文件8位全加器。VHDL的英文全名是Very-High-SpeedIntegratedCircuitHardwareDescriptionLanguage,誕生于1982年。1987年底，VHDL被IEEE和美國(guó)國(guó)防部

6、確認(rèn)為標(biāo)準(zhǔn)硬件描述語(yǔ)言。自IEEE公布了VHDL的標(biāo)準(zhǔn)版本，IEEE-1076（簡(jiǎn)稱87版）之后，各EDA公司相繼推出了自己的VHDL設(shè)計(jì)環(huán)境，或宣布自己的設(shè)計(jì)工具可以和VHDL接口。此后VHDL在電子設(shè)計(jì)領(lǐng)域得到了廣泛的接受，并逐步取代了原有的非標(biāo)準(zhǔn)的硬件描述語(yǔ)言。1993年，IEEE對(duì)VHDL進(jìn)行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴(kuò)展VHDL的內(nèi)容，公布了新版本的VHDL，即IEEE標(biāo)準(zhǔn)的1076-1993版本，（簡(jiǎn)稱93版）。現(xiàn)在，VHDL和Verilog作為IEEE的工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ)言，又得到眾多EDA公司的支持，在電子工程領(lǐng)域，已成為事實(shí)上的通用硬件描述語(yǔ)言。有

7、專家認(rèn)為，在新的世紀(jì)中，VHDL于Verilog語(yǔ)言將承擔(dān)起大部分的數(shù)字系統(tǒng)設(shè)計(jì)任務(wù)。EDA技術(shù)的發(fā)展史、簡(jiǎn)單說(shuō)明MaxPlus-II的使用過(guò)程，闡述了8位全加器的設(shè)計(jì)與實(shí)現(xiàn)的相關(guān)過(guò)程，包括設(shè)計(jì)的基本原理，實(shí)現(xiàn)的相關(guān)細(xì)節(jié)，分析系統(tǒng)的重點(diǎn)與難點(diǎn)等相關(guān)技術(shù)問(wèn)題，完成8位全加器的全部設(shè)計(jì)，并且進(jìn)行測(cè)試及分析結(jié)果。關(guān)鍵詞：EDA（電子設(shè)計(jì)自動(dòng)化）；VHDL（硬件描述語(yǔ)言）15大慶石油學(xué)院硬件課程設(shè)計(jì)目　錄第1章概述61.1EDA的概念61.2EDA的工作平臺(tái)7第2章原理圖法八位全加器的設(shè)