3高速實時數(shù)據(jù)采集技術(shù)

《3高速實時數(shù)據(jù)采集技術(shù)》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在工程資料-天天文庫。

1、3高速實時數(shù)據(jù)采集技術(shù)1）ADC器件工作過程：采樣、保持、量化、編碼、輸出2）ADC器件主要性能指標(biāo)：/“1、轉(zhuǎn)換靈敏度（量化電平2、信噪比（SNR）:信號功率和各種誤差功率之比，誤差包括量化噪聲、隨機(jī)噪聲以及非線性失真。D101g-^=6.022/4-1.763SNR=6.022/+1.763+10lg（//2^）（過采樣）3、無雜散動態(tài)范圍（SFDR）:信號功率與最大雜散分量功率之比。它反映的是ADC輸入端存在大信號時，能辨別有用小信號的能力。4、孔徑抖動:孔徑不確定性是噪聲調(diào)制采樣時鐘的結(jié)果?？讖蕉秳釉斐煞蔷鶆虿蓸?，引起誤差。采樣時

2、鐘抖動取決于提供吋鐘的振蕩器的頻譜純度。在帶通采樣屮更為重要。①內(nèi)部采樣保持電路或帶鎖存比較器取樣時，樣本時間延遲的變化；②采樣時鐘本身上升、下降沿觸發(fā)抖動。5、非線性誤差:理論轉(zhuǎn)換值與其實際特性之間的差別。3）高速ADC器件的結(jié)構(gòu)特點：并行轉(zhuǎn)換結(jié)構(gòu):適用：在100MH7以上速度的ADC轉(zhuǎn)換器中優(yōu)：速度高缺：分辨率不可能很高，加重輸入級負(fù)載，功耗大流水線型結(jié)構(gòu)：適用：串并行結(jié)構(gòu)，100MHz以下采用此結(jié)構(gòu)優(yōu)：兼顧速度與分辨率，降低功耗、減小輸入級負(fù)載分路轉(zhuǎn)換結(jié)構(gòu)：分路采集、分路輸出合成為高速采樣4）信號聯(lián)線引起的問題：信號延遲、信號反射、

3、信號線間的串?dāng)_、電路噪聲5）高速ADC器件選擇首先考慮轉(zhuǎn)換速率，其次為分辨率，即位數(shù)6）高速、大帶寬信號ADC電路的輸入信號的形式采用差分形式的模擬輸入7）為什么高速ADC的模擬輸入和時鐘常采用模擬輸入1.抗干擾能力強，抑制偶次諧波干擾，外接的共模噪聲可以完全被抵消2.能有效抑制EMI,由于兩級的極性相反，他們對外輻射的電磁場可以相互抵3?時序定位精確，由于差分信號的開關(guān)變化時位于兩個信號的交點，能降低時序上的誤差，同時也適合幅度信號的電路8）高速數(shù)據(jù)采集系統(tǒng)常采用隔離技術(shù)隔離：光隔（光耦、光纖）、差分（LVDS）9）取消模擬電路的抗干擾

4、的方法：隔離、電源濾波、星形接地、元器件的合理布置10）高速數(shù)據(jù)采集系統(tǒng)中：低通（基帶）和中頻（帶通）信號輸入采用的耦合方式帶通：變壓器交流耦合基帶：差分直流耦合11)性能測試：動態(tài)有效位動態(tài)有效位數(shù)(ENOB),它可以采用FFT方法進(jìn)行測試。具體方案是：(a)采用單頻正弦信號輸入到ADC；(b)對ADC輸岀結(jié)果進(jìn)行快速傅里葉變換(FFT)，計算信噪比增益；(c)有效位數(shù)二(信噪比增益一FFT增益-1.76)/6.02o12)高速ADC的布局、接地和去耦對實現(xiàn)ADC指標(biāo)要求十分重要，歸納起來為：(1)采用多層PCB板(2)模擬地與數(shù)字地分

5、離，最后就近接于平面地。(3)用1?20uF的電解電容和0.01?0.luF的無極性電容對每組電源分別去耦。去耦元件應(yīng)盡可能地接在靠近ADC器件處。模擬電源去耦要先接到模擬地線點，數(shù)字電源去耦要先接到數(shù)字地線點。(4)模擬電源與數(shù)字電源分開供電。(5)模擬輸入通路應(yīng)盡可能地短，并在適當(dāng)?shù)胤浇K結(jié)以避免反射。(6)數(shù)字通路也應(yīng)盡可能地短，也要注意長度的匹配以避免反射。(7)將ADC轉(zhuǎn)換器芯片下的PCB板布置成地平面有很大的好處。(8)芯片插座會增大分布電容，建議在電路板裝配中不用插座。13)ADC超高速數(shù)據(jù)傳輸技術(shù)(超高速數(shù)據(jù)采集系統(tǒng)一般采用

6、和進(jìn)行實時數(shù)據(jù)傳輸)(簡述實時信號處理系統(tǒng)中板間數(shù)據(jù)高速傳輸?shù)姆椒?FPDP協(xié)議、LVDS標(biāo)準(zhǔn)(1)FPDP協(xié)議1、基于最小等待時間與精確傳輸速率；2、總線寬度為32bit,通過80線帶狀電纜或背板連接。3、單一發(fā)送設(shè)備提供一個自由吋鐘(TTL或土PECL)此單一13寸鐘決定了總線帶寬。4、單向傳輸，可通過碩線鏈路、開關(guān)或軟件手段進(jìn)行配置，實現(xiàn)分時雙向傳輸。5、FPDP協(xié)議的傳輸數(shù)據(jù)以幀為單位，在幀起始或幀結(jié)束時有同步信號。6、沒有總線沖突，協(xié)議也不包含地址與仲裁周期，因此數(shù)據(jù)傳輸速率完全由發(fā)送設(shè)備提供的自由時鐘決定。7、數(shù)據(jù)傳輸?shù)淖畲髱?/p>

7、寬為160MB/So8、接口信號整體上可分為4類：第1類是32根數(shù)據(jù)線[31：00],第2類是5個控制/狀態(tài)信號：/DIR、/DVALID、/NRDY、/SUSPEND、/SYNC,第3類是3個時鐘信號:STROBE、PSTROBE./PSTROBE,最后是2個可編程的用戶自定義信號：PI01、PT02與保留信號。9、疵矗了4種信號傳輸方式，即非幀數(shù)據(jù)傳輸，單幀數(shù)據(jù)傳輸，固定大小重復(fù)幀數(shù)據(jù)傳輸和動態(tài)大小重復(fù)幀數(shù)據(jù)傳輸（2）LVDS標(biāo)準(zhǔn)1、＞500MHZ數(shù)據(jù)，短距離高速通信，低壓差分信號。2、串行數(shù)據(jù)傳輸速率已達(dá)125GB/S,25GB/S

8、已經(jīng)實用。3、小振幅差分信號技術(shù)，非常低的幅度信號（350MV）通過一對差分PCB走線或平衡電纜傳輸數(shù)據(jù)。4、低振幅和恒流源模式驅(qū)動產(chǎn)生極低的噪聲，功率非常小。5、ANSI/TIA/EIA-6