資源描述：
《高速多路實(shí)時(shí)數(shù)據(jù)采集處理系統(tǒng)設(shè)計(jì)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。
1、第30卷 第24期計(jì) 算 機(jī) 工 程2004年12月Vol.30№24ComputerEngineeringDecember2004·開發(fā)研究與設(shè)計(jì)技術(shù)·文章編號(hào)：1000—3428(2004)24—0180—03文獻(xiàn)標(biāo)識(shí)碼：A中圖分類號(hào)：TP302高速多路實(shí)時(shí)數(shù)據(jù)采集處理系統(tǒng)設(shè)計(jì)肖金球，馮 翼，仲嘉霖（蘇州科技學(xué)院電子與信息工程系，蘇州）215011摘 要：介紹了以CPLD為核心處理芯片的多路數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)方法。該系統(tǒng)通過高速狀態(tài)機(jī)直接將采樣數(shù)據(jù)儲(chǔ)存到高速緩沖SRAM陣列中，然后再轉(zhuǎn)存至低速存儲(chǔ)器（SDRAM）中，再由CPLD構(gòu)成的濾波器進(jìn)行數(shù)據(jù)
2、處理，整個(gè)系統(tǒng)由CPLD和單片微控制器進(jìn)行聯(lián)合控制。采用3塊TI公司的8位80MSPS的高速單流水線A/D芯片TLV5580采集數(shù)據(jù)，通過延遲流水采樣技術(shù)可實(shí)現(xiàn)對(duì)24路通道，最高采樣率為的240MHz模擬信號(hào)的采集和處理；采用ALTERA公司的CPLD芯片EPF10K10AFC256-1實(shí)現(xiàn)數(shù)據(jù)處理。通過仿真和調(diào)試運(yùn)行，驗(yàn)證了復(fù)雜的數(shù)據(jù)處理過程被大大簡(jiǎn)化了，整個(gè)系統(tǒng)高速、緊湊，具有良好的抗干擾性。關(guān)鍵詞：CPLD；濾波器；SRAM緩沖陣列；高速數(shù)據(jù)采集DesignofHigh-speedMulti-channelReal-timeDataAcquisi
3、tionandProcessingSystemXIAOJinqiu,FENGYi,ZHONGJialin(Dept.ofElectronics&InformationEngineering,USTS,Suzhou215011)【】AbstractThisarticleintroducesthemethodofthemulti-channeldataacquisitionsystemwithCPLDasitskernelprocessorchip.Inthebeginning,acquiredsamplingdataissavedupinSRAMcush
4、ionarraythroughhighspeedstationmachine,thenputintolowspeedSDRAM,andthenprocessedbyfilter,whichiscomposedoftheCPLD.SothewholesystemiscontrolledbyCPLDandMCU.ByusingthreechipsTLV5580,whichisa8-bit80MSPS(MSamples/sec)high-speedsinglepipelineA/DchipproducedbyTexasInstrumentsCo.,andus
5、ingdelay-pipeline-samplingtechnique,thewholesystemcanrealizemaximalsampling240MHz,acquireandhandle24channelsanalogsignalsatthesametime.DataprocessingusesEPF10K10AFC256-1chipproducedbyALTERACo.Thesimulatedresultsandtheperformanceofactuallyrunningverifythatthecomplexdataprocessing
6、hasbeenturnintoeasysignificantly,andthewholesystemwithhigh-speed,smallerbulk,effectiveanti-interference.【】KeywordsCPLD;Filter;SRAMcushionarray;High-speeddataacquisition過去前端的可編程數(shù)字信號(hào)處理(DigitalSignal這種低級(jí)的控制實(shí)在太沒有必要。Processing，DSP)算法，如FFT、FIR、IIR濾波器，都是利用在本系統(tǒng)中通過高速狀態(tài)機(jī)直接將采樣數(shù)據(jù)儲(chǔ)存到高速DSP構(gòu)建的
7、，但是由于DSPCPU的工作方式是通過內(nèi)部的逐緩沖SRAM陣列中，然后再轉(zhuǎn)存至低速存儲(chǔ)器(SDRAM)中，條執(zhí)行軟件指令來完成各種運(yùn)算和邏輯功能的，因而無論多再由CPLD構(gòu)成的數(shù)字信號(hào)處理器進(jìn)行數(shù)據(jù)處理。其中高速么高的工作時(shí)鐘頻率和多么好的指令時(shí)序方式，在排隊(duì)式串SRAM緩沖陣列、SDRAM陣列、實(shí)時(shí)信號(hào)處理全部由Altera行指令執(zhí)行方式面前，其工作速度和效率也將大打折扣，所的EP1SGX40D進(jìn)行控制，而該芯片的上電初始化以及處理以現(xiàn)在大多為現(xiàn)場(chǎng)可編程門陣列(FieldProgrammableGate好的數(shù)據(jù)轉(zhuǎn)存、鍵盤、液晶等其他外圍電路則由單EZ
8、-USBArray，F(xiàn)PGA)或者復(fù)雜可編程邏輯器件(ComplexProgrammableL
