資源描述：
《【碩士論文】基于Nios Ⅱ軟核CPU嵌入式消息轉(zhuǎn)發(fā)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。
1、西南交通大學(xué)碩士學(xué)位論文基于NiosⅡ軟核CPU嵌入式消息轉(zhuǎn)發(fā)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)姓名：唐如鴻申請(qǐng)學(xué)位級(jí)別：碩士專業(yè)：計(jì)算機(jī)應(yīng)用技術(shù)指導(dǎo)教師：李成忠20060601西南交通大學(xué)碩士研究生學(xué)位論文第1頁摘要論文緊跟嵌入式系統(tǒng)發(fā)展趨勢(shì)，采用一種新的嵌入式系統(tǒng)設(shè)計(jì)技術(shù)——sOPc(片上可編程系統(tǒng))技術(shù)進(jìn)行通信產(chǎn)品開發(fā)。Nios嵌入式處理器是A1tera公司推出的一個(gè)32／16位精簡(jiǎn)指令處理器軟核，能夠在可編程邏輯器件上完成SOPC設(shè)計(jì)。論文分析了NiosII處理器的結(jié)構(gòu)、性能及總線特性。NiosII是Altera公司的最新的sOPc技術(shù)
2、，它是一個(gè)32位精簡(jiǎn)指令處理器軟核，專門為SOPC設(shè)計(jì)的一種cPU，它以IP核的形式提供給嵌入式設(shè)計(jì)者。它的可配置特性給嵌入式系統(tǒng)設(shè)計(jì)帶來了更大的靈活性，為嵌入式系統(tǒng)的設(shè)計(jì)提供了一種全新的思路。能夠在可編程邏輯器件上完成SOPc設(shè)計(jì)。通過將32位高性能處理器在內(nèi)的多種應(yīng)用模塊嵌入到一個(gè)通用的FPGA內(nèi)，實(shí)現(xiàn)了一個(gè)完全可重置的嵌入式系統(tǒng)。論文對(duì)NiosII在通信領(lǐng)域的應(yīng)用進(jìn)行研究和驗(yàn)證。將NiosII軟核應(yīng)用在通信產(chǎn)品主控板上，作為主CPu的協(xié)處理器，分擔(dān)主CPU的業(yè)務(wù)功能。在stratixⅡFPGA芯片內(nèi)，實(shí)現(xiàn)一個(gè)NiosII
3、軟核用于主控板與業(yè)務(wù)板的通信管理。最后，對(duì)系統(tǒng)進(jìn)行了測(cè)試和驗(yàn)證，分析了測(cè)試結(jié)果，驗(yàn)證了本系統(tǒng)方案設(shè)計(jì)的正確性和基于Nios處理器實(shí)現(xiàn)可編程片上系統(tǒng)的可行性。嘗試用新的sOPc技術(shù)，在軟、硬件開發(fā)過程中，縮短設(shè)計(jì)開發(fā)周期，達(dá)到應(yīng)用功能的快速實(shí)現(xiàn)，節(jié)約開發(fā)成本，優(yōu)化性能和資源。成功地實(shí)現(xiàn)和驗(yàn)證了Nios軟核處理器對(duì)大流量通信信息處理，并在公司推廣了Nios軟核處理器的應(yīng)用與研究。關(guān)鍵詞：嵌入式系統(tǒng)，Bootloader，sOPc，NiosII，uc／OsII，F(xiàn)PGA，UART西南交通大學(xué)碩士研究生學(xué)位論文第Ⅱ頁AbstractT
4、hethesisfollows0ntheheels0ftTend0fembeddedsystemdesigntechnology，htroducesanewtechⅡologVOfembeddedsVstemdesi納———SOPCtechnolOgy’andapplyin2itto11eseallch0fcommunications．NiOsembeddedprocessorisa32／16．bitRJSCpmcessofsoftcoredevelopedbyAlterathatfhcjljlat髂SOPCdesi印衄F(xiàn)PG
5、A．ThethesisanalysestheNiosIIp眥ssorsoftcorc，includiⅡgstmctllreOfsystem，performanceofwoI酗ngandch缸acte工istic0fAvalonbus．theNiosIIprocessorsoftcoreisthclatesttechIlolOgVofSOPC．NiosⅡisa32-bilRISCprocessorsOftcOre；NiosisakiⅡdofCPUtllatdesi齲edforSOPCspeciaUy．Forembeddedsys
6、temdesi鯛er'it’saHndofIPcorc．Nioshasthecharact州stjcofrecOnfigtlr8tiOn，whichbring落mOrenexibilitytothedesiP皿eLNioshas0￡Eereda砝ndofbrand-newtIaiⅡtol’皿beddedSVstemdesigⅡeLncanaccomplishtheSOPCdesignb勰edofFPGA．nrcalizedarecon丘劬窟embeddedsvstembyembeddedtheNiossoftcorc蚴doth
7、ersapDlicationIPdiscrctenessinFPGA．ThethesisresearchandreaIizemeaDplicationofcommunications．ApplyNiosⅡsoftcoreinthemasterboard，Asacopmcessor’panal【ingfIlnctions0fthemainCPU．usingonepieceofStrati】(IIFPGAchiptorealizc也efIlnctionofthcco姍unicatiOnsmanagcmentofmainboarda
8、Ildsubboard．Atthe％d0fthe也esis，t11esystemdesignisrealized鋤dvalidatedsuccessfIlllVinthisthesisbVthercsult0ftcsting．trythenewSOPCtechn0109v，i
