電荷泵鎖相環(huán)z域分析和低噪設計

電荷泵鎖相環(huán)z域分析和低噪設計

ID:32251988

大小:3.87 MB

頁數(shù):54頁

時間:2019-02-02

電荷泵鎖相環(huán)z域分析和低噪設計_第1頁
電荷泵鎖相環(huán)z域分析和低噪設計_第2頁
電荷泵鎖相環(huán)z域分析和低噪設計_第3頁
電荷泵鎖相環(huán)z域分析和低噪設計_第4頁
電荷泵鎖相環(huán)z域分析和低噪設計_第5頁
資源描述:

《電荷泵鎖相環(huán)z域分析和低噪設計》由會員上傳分享,免費在線閱讀,更多相關內(nèi)容在學術論文-天天文庫。

1、華中科技大學碩士學位論文摘要近幾十年來,鎖相環(huán)在無線射頻通信和微處理器等領域得到廣泛應用,尤其是隨著集成度的不斷提高,低噪聲鎖相環(huán)的市場需求非常大。不過將鎖相環(huán)和大量的模擬,數(shù)字,射頻電路集成在一起,會受到其它電路尤其是數(shù)字電路產(chǎn)生的干擾信號的影響,這些干擾信號常常會通過電源,襯底等途徑傳播,惡化鎖相環(huán)的性能,這就使得低噪聲電荷泵鎖相環(huán)成為整個片上系統(tǒng)設計的難點。本文通過對各個模塊進行低噪聲設計,并設計出消除非理想效應的改進模塊來獲得低噪聲。本文首先介紹電荷泵鎖相環(huán)的工作原理及應用,然后進行Z域分析,與以往結構相比推導方法更簡單,并給出了這種分析在理論上

2、的意義。在電路仿真部分,為了消除鑒頻鑒相器(PFD)/電荷泵(CP)的非理性效應,采用了加入延遲和鎖存單元的PFD來消除CP的死區(qū)效應。壓控振蕩器(VCO)的設計主要是通過設計合理的偏置電路和環(huán)形振蕩器電路來達到低噪聲的效果。為了提高VCO達到工作電壓的速度,環(huán)路中增加了啟動電路,因此提高了鎖定速度。最后本文完成了版圖設計,在版圖繪制中運用了對稱性,匹配,保護環(huán)設計的思想來消除噪聲。本文設計的PFD的復位脈寬小于4ns,可以基本消除死區(qū)效應的影響。CP的支路電流匹配很好,大約各支路為5,而且這種結構能夠較好的消除時鐘饋通,電荷注入共享等效應。設計得出的低

3、噪聲VCO:中心頻率為216MHz,鎖定時間小于2,輸出頻率范圍120MHz,工作電壓1.0~1.5V,增益為240MHz/V,并且在正常工作電壓范圍內(nèi)相位噪聲減小到-95.5~-94dBc/Hz。全仿結果表明鎖相環(huán)鎖定后的輸出抖動小于30ps。本文的研究內(nèi)容對于鎖相環(huán)電路Z域分析和低噪聲設計,提供了很好指導意義和參考價值。關鍵詞:Z域分析相位噪聲電荷泵鎖相環(huán)低噪聲設計輸出抖動I華中科技大學碩士學位論文AbstractInrecentdecades,especiallywiththecontinuousimprovementofintegrated,PL

4、Landmicroprocessorarewidelyusedintheradioandfrequencycommunications,andithasaverylargemarketdemand,lownoisePLL.However,thePLLandalotofanalog,radiofrequencyintegratedcircuitswillbeinterferedbydigitalcircuits,especiallytheimpactofinterferingsignals,whichofteninterferewiththesignalt

5、hroughthetransmissionofpowerandsubstrate.Thiseffectwilldeterioratelockloopperformance,low-noisecharge-pumpphase-lockedloopwhichmakestheentiresystemonachipdesigndifficult.Thispaperdiscussedthedesignoflownoiseofeachmoduleandtheeliminationofnon-idealeffectsforthebenefitsoflownoise.T

6、hispaperdescribedtheworkingprincipleofcharge-pumpphase-lockedloopandapplication,andthendidtheZ-domainanalysiswhichgavethetheoreticalsignificanceofthisanalysis,andcomparedwiththepreviousderivationofthestructureissimple.Inthecircuitsimulationpart,IeliminatedtheirrationaleffectsofPF

7、D/CPbyaddingdelayandlatchmodules.ThisimprovedPFDeliminatedtheeffectsofCP'sdeadzone.ThebiascircuitofVCOisdesignedthroughtherationaldesignandringoscillatorcircuitwhichcanachievelownoiseresults.InordertoimprovethespeedofthevoltageofVCO,theproposedcircuitaddedastart-circuitwhichimpro

8、vedthelockingspeed.Thenwecanhaveawidersc

當前文檔最多預覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當前文檔最多預覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學公式或PPT動畫的文件,查看預覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權歸屬用戶,天天文庫負責整理代發(fā)布。如果您對本文檔版權有爭議請及時聯(lián)系客服。
3. 下載前請仔細閱讀文檔內(nèi)容,確認文檔內(nèi)容符合您的需求后進行下載,若出現(xiàn)內(nèi)容與標題不符可向本站投訴處理。
4. 下載文檔時可能由于網(wǎng)絡波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯(lián)系客服處理。