資源描述：
《嵌入式sram優(yōu)化設(shè)計(jì)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。
1、摘要本文設(shè)計(jì)了512×8SRAM(靜態(tài)隨機(jī)讀寫存儲(chǔ)器)，設(shè)計(jì)基于UMCO．35工藝，地址取數(shù)時(shí)間小于6ns。由于所設(shè)計(jì)的SRAM作為嵌入式口模塊應(yīng)用，因此在速度、面積、功耗三者之間反復(fù)權(quán)衡，力求達(dá)到一個(gè)最佳值。設(shè)計(jì)中采用了諸如存儲(chǔ)陣列分塊技術(shù)，地址探測技術(shù)，預(yù)充電及平衡技術(shù)，分段譯碼技術(shù)，分級敏感放大器等一些新技術(shù)。電路包括存儲(chǔ)陣列、譯碼電路、敏感放大器、數(shù)據(jù)輸入輸出電路，預(yù)充電電路等部分。著重于介紹如何降低存儲(chǔ)器的功耗和提高存儲(chǔ)器的速度。噪聲容限的優(yōu)化增強(qiáng)了SRAM的抗干擾能力。存儲(chǔ)陣列分塊技術(shù)以及分段譯碼技術(shù)降低了SRAM位線
2、和字線的負(fù)載電容，從而提高了SRAM的速度。地址探測技術(shù)的采用保證SRAM的異步應(yīng)用。兩級敏感放大器的應(yīng)用在確保對位線微小電壓羞的放大的條件下，提高了抗干擾能力。設(shè)計(jì)用Hspice、Starsim、以及Star—simXT進(jìn)行仿真，并對不同仿真條件下的仿真結(jié)果進(jìn)行了描述。針對SRAM作為嵌入式應(yīng)用時(shí)測試難的問題，設(shè)計(jì)了BIST(內(nèi)建自測試)和BISR(內(nèi)建自修復(fù))電路，分析了SRAM常見的故障，并描述了針對這些常見故障所采用的算法，采用了故障覆蓋面較大的Marchc+算法設(shè)計(jì)了BIST電路。對于BISR電路的設(shè)計(jì)本文提出了兩種方案
3、，對兩者的優(yōu)缺點(diǎn)做了比較后作出選擇。關(guān)鍵詞：靜態(tài)隨機(jī)讀寫存儲(chǔ)器，內(nèi)建自測試電路，內(nèi)建自修復(fù)電路，敏感放大器地址探測技術(shù)AbstractAnoptimizeddesignofembedded512×8S囂AMwhichbasesonU眥C0．35lamtechnicsforspeed—raisingandpower．dissipation—savingi8presented．It’Saddressaccesstime1esst11an6ns．BecauseofbeingusedasembeddedrP,theSRAMiSoptimi
4、zedonspeed，area，andpowerdissipation．SomeFleWtechnologiessuchasdividingthememoryarrayintoseparatedsub—arrays，ATD，pre—chargeandbalance，subsectiondecoding、multilevelsenseamplifier,etc．Thewholecircuitincludesnlemoryarray，decode，senseamplifier,datain-outcircuitandpre．charg
5、ecircuit．TheemphasisisputOnhowtodepressthepowerdissipationofthememoryandhowtOimproveitsspeed+Theoptimizationofoellstaticnoisemarginenhancestheanti-jammingabilityofSRAM．Sub*arrayandsubsectiondecodingreducetheloadcapacitanceofbitlineandwerdlineandenhancethespeedofSRAMsi
6、multaneously．ATDmadetheasynchronousllseofSRAM。Two-levelsenseamplifieramplifiesthetinyvoltagedifferencebetweenthebitlinesandenhancestheanti-jammingability,ThedesignissimulatedbyHspice，StarsimandStar—simXTunderdifferentconditionandtheresultsaregiven．TheD譚TtOSRAMiSdiscus
7、sedandBISTandBISRcircuitaredesignedAtieranalyzingthenormalfaultSofStL蛙VI，theAlgofithrnsofmemoryBISTarediscussedandtheMarchC+iSselected．TwodesignsofBISRcircuitareputandaftercomparing，oneofthemisselected．Keywords：SRAM，BIS％BISR，senseamplifier,ATD獨(dú)創(chuàng)性聲明本人聲明所呈交的學(xué)位論文是本人在導(dǎo)師指導(dǎo)
8、下進(jìn)行的研究工作及取得的研究成果。據(jù)我所知，除了文中特別加以標(biāo)注和致謝的地方外，論文中不包含其他人已經(jīng)發(fā)表或撰寫過的研究成果，也不包含為獲得電子科技大學(xué)或其它教育機(jī)構(gòu)的學(xué)位或證書而使用過的材料。與我一同工作的同志對本研究所做的任何貢獻(xiàn)均已在論文中作
