高速低噪聲電荷泵鎖相環(huán)設(shè)計論文

《高速低噪聲電荷泵鎖相環(huán)設(shè)計論文》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。

1、天津大學(xué)碩士學(xué)位論文高速低噪聲電荷泵鎖相環(huán)設(shè)計姓名：田穎申請學(xué)位級別：碩士專業(yè)：微電子學(xué)與固體電子學(xué)指導(dǎo)教師：李斌橋20080501摘要鎖相環(huán)在通信和微處理器等領(lǐng)域的應(yīng)用十分廣泛，尤其是最近十年，隨著通信領(lǐng)域和處理器的迅猛發(fā)展，工作頻率已經(jīng)高達(dá)幾GHz(甚至幾十GHz)。從時域來看，時鐘周期越來越短，對時鐘的抖動要求越來越嚴(yán)格，從頻域來看，對相位噪聲要求變得更加苛刻。當(dāng)鎖相環(huán)和大量的數(shù)字、模擬及射頻電路集成到同一芯片上時，其他電路尤其是數(shù)字電路產(chǎn)生的干擾信號，可能通過電源、襯底、甚至PCB板，惡化鎖相環(huán)的性能。這些使得低噪聲的

2、鎖相環(huán)常常成為整個片上系統(tǒng)設(shè)計的關(guān)鍵部分。鑒于電荷泵鎖相環(huán)具有易集成、低功耗、低抖動、捕獲范圍寬的特點，本論文主要研究此結(jié)構(gòu)鎖相環(huán)，為CMOS圖像傳感器提供800MHz的內(nèi)部時鐘。論文首先介紹了鎖相環(huán)的組成結(jié)構(gòu)和工作原理，研究了目前被廣泛應(yīng)用的電荷泵鎖相環(huán)技術(shù)，并給出了系統(tǒng)的小信號模型，討論了各功能模塊的性能以及參數(shù)對系統(tǒng)工作速度和噪聲特性的影響。尤其對鑒頻鑒相器、電荷泵各種結(jié)構(gòu)面臨的優(yōu)缺點，環(huán)形VCO延遲單元結(jié)構(gòu)的優(yōu)劣及分頻器中D觸發(fā)器結(jié)構(gòu)的特點都作了詳細(xì)地分析。在深入分析的基礎(chǔ)上，設(shè)計了一種應(yīng)用于CMOS圖像傳感器的鎖相環(huán)

3、時鐘倍頻電路。采用SMICO．18pm、1．8V標(biāo)準(zhǔn)CMOS工藝模型，用Spectre工具仿真結(jié)果表明，該鎖相環(huán)可以穩(wěn)定輸出800MHz，穩(wěn)定時間小于109s，功耗小于18mW，噪聲小于100mY，滿足設(shè)計要求。本文的一個創(chuàng)新點是：在系統(tǒng)設(shè)計上，通過編程控制電荷泵電流和分頻器的分頻系數(shù)，使環(huán)路的帶寬得到優(yōu)化。在電路設(shè)計上，采用無死區(qū)鑒頻鑒相器加快了鎖定速度，采用高匹配cascode電荷泵結(jié)構(gòu)有效地減小了由電荷共享而引起的過沖缺點，消除了電流失配效應(yīng)，有效地提高了反映相差的精度。同時采用差分對稱結(jié)構(gòu)的VCO延時單元結(jié)構(gòu)，也具有良

4、好的抗噪聲性能。關(guān)鍵詞：鎖相環(huán)鑒頻鑒相器電荷泵壓控振蕩器ABSTRACTPLLisgreatlypopularinmoderncommunicationandprocessorfield，especiallyinrecentdecade，withthefastdevelopmentinthesefields，operationfrequencyhasriseduptoseveralGHz(eventensofGHz)．Intimedomain，theperiodofclockisshorterandrequirementish

5、ardertothejitter．Collrespondingly，infrequencydomain，it’Smorerigoroustophasenoise．WhenPLLintegratedinonechipwiththousandsofdigital，analogandRFcircuits，it’SvulnerabletOvariousdisturbfromothercircuitsespeciallydigitalparts，bywayofpowersupply,substrate，evenPCBboard．Thus

6、，it’SgenerallystickingpointtodesignaPLLwithlownoiseinSOC．Hereincharge-pumpPLLiseasiertobeintegrated，lowerloss，lessjitter,andwidercapturerange，researchofCPPLListhecoreofthispaper，torealizea800MHzinternalclockforCMOSimagesensoLFirstly，thefundamentalofPLLisintroduced，C

7、PPLLisinvestigatedforitswidepopularityaswell．OnthebasisofsmallsignalmodelofPLL，thecharacteristicsandparametersofthecoremoduleisdiscussedandtheirinfluencetotheoperatingfrequencyandnoiseperformancearecomprehensivelyanalysed，suchasadvantageanddisadvantageofdifferentcon

8、structuresofphaseandfrequencydetector,chargepump，buildingstructureofVCOdelaycellandtypesofDflip—flopindivider．Then，ApracticalCPPLL，basedon