資源描述：
《基于 nios ii 軟核的捷聯(lián)慣導(dǎo)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)new》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。
1、基于NiosII軟核的捷聯(lián)慣導(dǎo)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)李桂平，徐曉蘇，扶文樹（東南大學(xué)儀器科學(xué)與工程系，南京210096）摘要：提出了一種基于NiosII軟核的捷聯(lián)慣導(dǎo)數(shù)據(jù)采集系統(tǒng)的硬件和軟件的實(shí)現(xiàn)方案，以移植了NiosII處理器的FPGA芯片EP1C6T144C8取代原有系統(tǒng)MCU+CPLD/FPGA的結(jié)構(gòu)。系統(tǒng)經(jīng)過了軟件和硬件的調(diào)試工作,證明了以此方案構(gòu)建的捷聯(lián)慣導(dǎo)A/D采集板具有精度高、體積小、運(yùn)行可靠、速度快以及成本低的特點(diǎn)。關(guān)鍵詞：NiosII軟核；SOPC；捷聯(lián)慣導(dǎo)；數(shù)據(jù)采集AcquisitionSystemofSINSBas
2、edonNiosIILiGuiping，XuXiaosu，F(xiàn)uWenshu(DepartmentofInstrumentScienceandEngineering，SoutheastUniversity，Nanjing，210096，China))Abstract:ThispaperproposesadesignforAcquisitionSystemofSINSbasedonsoftcoreofNiosII,WereplaceTheformalconfigurationofMCU+CPLD/FPGAwithasingleFPGAc
3、hiptransplantedwithNiosII.Withthedebuggingworkofsoftwareandhardware,It’sprovedthat,inthisway,theA/DboardofSINStakesonthecharacterofhighprecision,smallvolume,quitecredibility,fastrapidityandlowcost..Keywords:NiosII；SOPC；SINS；AcquisitionSystem接固聯(lián)在運(yùn)載體上，直接測(cè)量運(yùn)載體的角運(yùn)動(dòng)引言和線運(yùn)動(dòng)。以
4、存儲(chǔ)在計(jì)算機(jī)里的“數(shù)學(xué)平臺(tái)”捷聯(lián)慣導(dǎo)系統(tǒng)由于價(jià)格低、體積小和可靠代替了平臺(tái)慣導(dǎo)系統(tǒng)中的實(shí)體機(jī)電平臺(tái)，而性好等方面的優(yōu)勢(shì)，越來越廣泛地應(yīng)用于軍事“數(shù)學(xué)平臺(tái)”建立的基礎(chǔ)是對(duì)陀螺儀和加速度和民用領(lǐng)域。慣性導(dǎo)航是通過對(duì)速度積分得出計(jì)的輸出信號(hào)的精確采集。位置、姿態(tài)，對(duì)加速度積分得出速度的過程。捷聯(lián)慣導(dǎo)系統(tǒng)中陀螺和加速度計(jì)數(shù)據(jù)采集常用的有V/F轉(zhuǎn)換（或I/F轉(zhuǎn)換）和A/D1、國家自然科學(xué)基金項(xiàng)目（60374046）；轉(zhuǎn)換，本文采用A/D采集的方法。傳統(tǒng)的數(shù)據(jù)2、國家自然科學(xué)基金項(xiàng)目（50575042）.采集系統(tǒng)有著經(jīng)典的結(jié)構(gòu)——MCU（或DS
5、P）+李桂平，男，1981年生，東南大學(xué)儀器與工程系碩士，CPLD/FPGA的方案，近幾年來,隨著FPGA性主要研究方向?yàn)閼T性儀表設(shè)計(jì)技術(shù)，嵌入式技術(shù)，SOPC技術(shù)能的提升與成本的降低,嵌入式系統(tǒng)的設(shè)計(jì)等。導(dǎo)師，徐曉蘇，主要從事捷聯(lián)慣導(dǎo)技術(shù)的研究漸漸進(jìn)入了更廣范的領(lǐng)域,在單一芯片上采用更合理的設(shè)計(jì)工藝、集成更多的邏輯功能,2MAX195與FPGA的接口已經(jīng)成為技術(shù)發(fā)展趨勢(shì),NiosII處理器是Altera公司推出的一個(gè)32位精簡指令集處理每片MAX195是通過CLK、CONV、DOUT以器軟核，在軟件SOPCBuilder中加載Ni
6、osII及EOC共4根引腳與FPGA芯片EP1C6的I/O引核和相應(yīng)的外圍接口以及定義相應(yīng)的自定義腳連接的，由于MAX195為5V器件，而EP1C6指令，然后對(duì)設(shè)計(jì)進(jìn)行綜合后下載到FPGA中，為I/O引腳為3.3V，考慮到CLK、CONV為輸入，就可方便地設(shè)計(jì)一個(gè)具有特定功能的嵌入式Vi高電平最低要求為2.4V，顯然EP1C6為I/O處理器。引腳電平可以滿足要求，而DOUT以及EOC為本文介紹的捷聯(lián)慣導(dǎo)數(shù)據(jù)采集系統(tǒng)以輸出，輸出電壓在4.5V到5V之間，EP1C6雖Altera公司的Cyclone系列FPGA芯片EP1C6然不可以直接
7、這樣的電平相連但其I/O引腳為核心,移植NiosII嵌入式CPU軟核，采用特殊的結(jié)構(gòu)使得僅需在其I/O引腳加一電阻16位A/D轉(zhuǎn)換器MAX195,對(duì)陀螺和加速度計(jì)就可以與5V電平相連。根據(jù)MAX195的芯片資總共6路信號(hào)進(jìn)行采集，達(dá)到了節(jié)省資源和提料得DOUT與EOC的輸出高電平最高為5V，Io高效率的目的。為1mA,則串聯(lián)的電阻R=(5-3.7)/1mA=1.3K,這樣在R1上就產(chǎn)生了1.3V的壓降，從而實(shí)現(xiàn)1系統(tǒng)的總體硬件設(shè)計(jì)了與５V器件的兼容。系統(tǒng)的總體框架如圖1所示。加載了NiosII軟核的FPGA芯片EP1C6是整個(gè)導(dǎo)數(shù)據(jù)
8、采集系統(tǒng)的核心，整個(gè)系統(tǒng)由信息采集模塊、信息處理及串口通信模塊組成。圖２EP1C6與５V器件的接口示意圖3NiosII處理器的設(shè)計(jì)圖1系統(tǒng)硬件框圖NiosII是Altera公司提供的基于系統(tǒng)的輸入是三個(gè)陀螺儀和三個(gè)加速度Harvard
