基于vhdl的viterbi譯碼器的實(shí)現(xiàn)

ID:34155205

大?。?8.83 KB

頁數(shù):6頁

時(shí)間:2019-03-04

基于vhdl的viterbi譯碼器的實(shí)現(xiàn)_第1頁
基于vhdl的viterbi譯碼器的實(shí)現(xiàn)_第2頁
基于vhdl的viterbi譯碼器的實(shí)現(xiàn)_第3頁
基于vhdl的viterbi譯碼器的實(shí)現(xiàn)_第4頁
基于vhdl的viterbi譯碼器的實(shí)現(xiàn)_第5頁
資源描述:

《基于vhdl的viterbi譯碼器的實(shí)現(xiàn)》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在工程資料-天天文庫。

1、基于VHDL的Viterbi譯碼器的實(shí)現(xiàn)2005年4月第22卷第2期沈陽航空工業(yè)學(xué)院Apr.2005JournalofShenyanglnstituteofAeronauticalEnsineeringVo1.22No.2文章編號(hào):1007—1385(2oo5)02—0049—03基于VHDL的Viterbi譯碼器的實(shí)現(xiàn)陳朝暉孫延鵬(沈陽航空工業(yè)學(xué)院電子工程系?遼宇沈陽110034)摘要:介紹了一種運(yùn)用VHDL來實(shí)現(xiàn)維特比(Viterbi)譯碼器的方法?詳細(xì)描述了維特比譯碼器的優(yōu)化算法和用?HDL語言實(shí)

2、現(xiàn)原理.電路在集成開發(fā)環(huán)境MAX4-PLUSII下可以完成設(shè)計(jì),仿真,適配并下載?文中給出了維特比譯碼器頂層設(shè)計(jì)電路圖,以及電路的主要模塊和總體電路的仿真結(jié)果.其仿真結(jié)果表明,用VHDL實(shí)現(xiàn)維特比譯碼器是一種快速有效的方法.關(guān)鍵詞:VHDL;維特比;譯碼器中圖分類號(hào):TN764文獻(xiàn)標(biāo)識(shí)碼:AVHDL(VeryHighSpeedIntegratedCircuitHard?wareDescriptionLanguage)是超高速集成電路的硬件描述語言,功能包括電路描述,電路合成,電路仿真等?從ASIC的設(shè)計(jì)

3、到PCB系統(tǒng)的設(shè)計(jì),VHDL都能夠派上用場,所以VHDL毫無疑問的成為硬件設(shè)計(jì)工程師的必備工具H.卷積碼的概率譯碼最早始于1961年由Wozencraft提出的序列譯碼,1963年Fano對(duì)序列譯碼進(jìn)行改進(jìn).1967年Viterbi提出了Viterbi譯碼算法(簡稱VB算法),在碼的約束比較小時(shí),它比序列譯碼算法效率更高,速度更快,譯碼器也較簡單?自VB算法提出以來,在理論和實(shí)踐上都得到了極其迅速的發(fā)展,并廣泛應(yīng)用于各種數(shù)據(jù)傳輸系統(tǒng),特別是衛(wèi)星通信系統(tǒng)中?正是鑒于VHDL流行趨勢及Viterbi譯碼器的

4、廣泛應(yīng)用,所以現(xiàn)對(duì)基于VHDL的Viter,bi譯碼器的實(shí)現(xiàn)進(jìn)行研究.1Viterbi譯碼算法卷積碼乂稱連環(huán)碼…,1955年由Elias提出,它和分組碼有明顯的區(qū)別.VB算法由Viterbi首先提出,它是一種最大似然譯碼算法.在VB算法中,釆用籬笆圖(或稱網(wǎng)格圖)來實(shí)現(xiàn).(2,1,2)卷積碼的籬笆圖見圖1.VB算法并不是單純的在籬笆圖上一次比較所有的可能的2址條路徑(序列),而是接收一段,計(jì)算比較一段,選擇一段最可能的碼段(分支),從而達(dá)到整個(gè)譯碼序列是一個(gè)有最大似然函數(shù)的序列.收稿日期:2004-12

5、—05作者簡介:陳朝暉(1976—).男.河南商丘人,助教現(xiàn)把VB算法的步驟簡述如下:(1)從某一時(shí)間單位.7:rn開始,對(duì)進(jìn)入每一狀態(tài)的所有長段分支的部分序列,計(jì)算部分路徑度量.對(duì)每一狀態(tài),挑選并儲(chǔ)存一條有最大度量的部分路徑及其部分度量值,稱此部分路徑為留選路徑或幸存路徑.(2)j增加1,把此刻進(jìn)入每一狀態(tài)的所有可能分支度量和同這些分支相連的度量相加,得到了此刻進(jìn)入每一狀態(tài)的留選路徑,加以存儲(chǔ)并刪去其它所有路徑,因此,留選路徑延長了一個(gè)分支.(3)若?,<L+m,則重復(fù)以上各步,否則停止,譯碼器

6、得到有最大路徑量度的路徑.由時(shí)間單位m直至,籬笆圖中2個(gè)狀態(tài)中的毎一個(gè)有一條留選路徑,共有2條.但在時(shí)間單位(節(jié)點(diǎn))后,籬笆圖上的狀態(tài)數(shù)目減少,留選路徑也相應(yīng)減少,最后到第+m單位時(shí)間,籬笆圖歸到全為0的狀態(tài)s??因此只剩下一條留選路徑,也就是要找的具有最大似然函數(shù)的路徑,即譯碼器輸出的估值碼序列?由此可知,在籬笆圖上用VB譯碼算法得到的路徑一定是一條最大似然路徑,因而這種VB譯碼方法是最佳的.2原理說明與頂層設(shè)計(jì)整個(gè)Viterbi譯碼器主要以下模塊構(gòu)成:(1)初始化模塊:對(duì)路徑存儲(chǔ)器和路徑度量存儲(chǔ)器從

7、L=0至歸m進(jìn)行初始化,使電路從=m起在網(wǎng)格圖上充滿各個(gè)狀態(tài).⑵距離計(jì)算模塊:輸入為接收碼字,輸出為該碼與各種可能的輸出碼字間的距離.沈陽航空工業(yè)學(xué)院第22卷節(jié)點(diǎn)01234567圖1(2.1.2)卷積碼L=5吋的萬笆圖注:圖中實(shí)線表示輸入0.虛線表示輸入1.(3)矩陣計(jì)算模塊:計(jì)算路徑度量存儲(chǔ)器與輸人格圖的線段度量值的和.(4)比較選擇模塊:計(jì)算模塊屮輸出的距離和,選擇對(duì)應(yīng)最小值的矩陣和路徑?這個(gè)模塊的輸出作為每個(gè)狀態(tài)的新路徑值保存下來.(5)矩陣迭代模塊:使用D觸發(fā)器來保存4個(gè)路徑度量矩陣,每個(gè)寄存器

8、5比特寬度.(6)路徑輸人模塊:確定每個(gè)輸人信號(hào)路徑.每個(gè)時(shí)刻共需要8比特的寄存器來存儲(chǔ)路徑.(7)矩陣化簡模塊:在累加和比較處理后,挑選最小的矩陣,并以它為基準(zhǔn),其它矩陣?yán)盟?1)初始化模塊距離更新數(shù)值?輸出對(duì)應(yīng)著最小距離路徑,即幸存路徑.(8)輸出判決模塊:根據(jù)幸存路徑來確定對(duì)應(yīng)的輸出信號(hào).⑼輸出屯路:在L=0到L=m電路輸出結(jié)果由選擇器選擇計(jì)算結(jié)果.整個(gè)Viterbi譯碼器頂層連接示意圖如圖2所示:矩陣計(jì)1_JJ比較選L_AJ矩陣

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動(dòng)畫的文件,查看預(yù)覽時(shí)可能會(huì)顯示錯(cuò)亂或異常,文件下載后無此問題,請(qǐng)放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負(fù)責(zé)整理代發(fā)布。如果您對(duì)本文檔版權(quán)有爭議請(qǐng)及時(shí)聯(lián)系客服。
3. 下載前請(qǐng)仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時(shí)可能由于網(wǎng)絡(luò)波動(dòng)等原因無法下載或下載錯(cuò)誤,付費(fèi)完成后未能成功下載的用戶請(qǐng)聯(lián)系客服處理。
关闭