基于fpga地viterbi譯碼器設(shè)計與實現(xiàn)

ID:34198409

大?。?.47 MB

頁數(shù):68頁

時間:2019-03-04

基于fpga地viterbi譯碼器設(shè)計與實現(xiàn)_第1頁
基于fpga地viterbi譯碼器設(shè)計與實現(xiàn)_第2頁
基于fpga地viterbi譯碼器設(shè)計與實現(xiàn)_第3頁
基于fpga地viterbi譯碼器設(shè)計與實現(xiàn)_第4頁
基于fpga地viterbi譯碼器設(shè)計與實現(xiàn)_第5頁
資源描述:

《基于fpga地viterbi譯碼器設(shè)計與實現(xiàn)》由會員上傳分享,免費在線閱讀,更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。

1、摘要卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無線通信等多種通信系統(tǒng)的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法,該算法譯碼性能好、速度快,并且硬件實現(xiàn)結(jié)構(gòu)比較簡單,是最佳的卷積碼譯碼算法。隨著可編程邏輯技術(shù)的不斷發(fā)展,使用FPGA實現(xiàn)Viterbi譯碼器的設(shè)計方法逐漸成為主流。不同通信系統(tǒng)所選用的卷積碼不同,因此設(shè)計可重配置的Viterbi譯碼器,使其能夠滿足多種通信系統(tǒng)的應(yīng)用需求,具有很重要的現(xiàn)實意義。本文設(shè)計了基于FPGA的高速Viterbi譯碼器。在對Viterbi譯碼算法深入研究的基礎(chǔ)上,重點研究了Vi

2、terbi譯碼器核心組成模塊的電路實現(xiàn)算法。本設(shè)計中分支度量計算模塊采用只計算可能的分支度量值的方法,節(jié)省了資源;加比選模塊使用全并行結(jié)構(gòu)保證處理速度;幸存路徑管理模塊使用3指針偶算法的流水線結(jié)構(gòu),大大提高了譯碼速度。在XilinxISE8.2i環(huán)境下,用VHDL硬件描述語言編寫程序,實現(xiàn)(2,l,7)卷積碼的Viterbi譯碼器。在(2,1,7)卷積碼譯碼器基礎(chǔ)上,擴展了Viterbi譯碼器的通用性,使其能夠?qū)Σ煌木矸e碼譯碼。譯碼器根據(jù)不同的工作模式,可以對(2,1,7)、(2,l,9)、(3,l,7)和(3,

3、l,9)四種廣泛運用的卷積碼譯碼,并且可以修改譯碼深度等改變譯碼器性能的參數(shù)。本文用Simulink搭建編譯碼系統(tǒng)的通信鏈路,生成測試Viterbi譯碼器所需的軟判決輸入。使用ModelSimSE6.0對各種模式的譯碼器進(jìn)行全面仿真驗證,XilinxISE8.2i時序分析報告表明譯碼器布局布線后最高譯碼速度可達(dá)200MHz。在FPGA和DSP組成的硬件平臺上進(jìn)一步測試譯碼器,譯碼器運行穩(wěn)定可靠。最后,使用Simulink產(chǎn)生的數(shù)據(jù)對本文設(shè)計的Viterbi譯碼器的譯碼性能進(jìn)行了分析,仿真結(jié)果表明,在同等條件下,本文

4、設(shè)計的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當(dāng)。關(guān)鍵詞:卷積碼,Viterbi算法,F(xiàn)PGA,VHDLABSTRCTConvolutionalcodingisatypeofchannelcoding.Itiswidelyusedincommunicationsystems,suchassatellitecommunicationandwirelesscommunication.Viterbialgorithmisamaximumlikelihooddecodingalgori

5、thmforconvolutionalcodesandithasbeenconsideredasthebestdecodingalgorithmforitsadvantagesofgooddecodingperformance,highspeedandsimpledecoderstrIlcnlre.Withthedevelopmentofprogramminglogictechnology,theimplementationoftheViterbidecoderbasedonFPGAbecomesamainstre

6、amdesignmethod.Asdifferentconvolutionalcodesusedinthedifferentcommunicationsystems,are-configurableViterbidecoderismoreusefultomeetthesystemrequirements.AHi曲一SpeedViterbidecoderhasbeenimplementedbasedonFPGAinthispaper.TheimplementationalgorithmoftheViterbideco

7、derkeymodulesareexpatiatedafterthoroughstudyofViterbialgorithm.Inthedesign,thebranchmetricmoduleonlycalculatespossiblemetricseachtime,savingtheresource.Theadd-compare-selectmoduledesignedwinlfullparallel咖ctllretoachievehigherspeed.Thesurvivorpathmanagementmodu

8、leimplementedbasedon3-pointerevenalgorithmwhosepipelinestructureacceleratesthedecoding.AViterbidecoderfor(2,I,7)convolutionalcodeisdesignedwiⅡlVHDLinXilinxISE8.2iasaprototype.TheVi

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動畫的文件,查看預(yù)覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負(fù)責(zé)整理代發(fā)布。如果您對本文檔版權(quán)有爭議請及時聯(lián)系客服。
3. 下載前請仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時可能由于網(wǎng)絡(luò)波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯(lián)系客服處理。
关闭