基于fpga的soc設計與驗證

基于fpga的soc設計與驗證

ID:35056484

大小:3.53 MB

頁數(shù):75頁

時間:2019-03-17

基于fpga的soc設計與驗證_第1頁
基于fpga的soc設計與驗證_第2頁
基于fpga的soc設計與驗證_第3頁
基于fpga的soc設計與驗證_第4頁
基于fpga的soc設計與驗證_第5頁
資源描述:

《基于fpga的soc設計與驗證》由會員上傳分享,免費在線閱讀,更多相關內容在學術論文-天天文庫。

1、密級:學校代碼:10075分類號:學號:20141259工程碩士學位論文基于FPGA的SOC設計與驗證學位申請人:趙宇乾導師:彭英才教授學位類別:工程碩士學科專業(yè):集成電路工程授予單位:河北大學答辯日期:二〇一六年六月ClassifiedIndex:Code:10075U.D.CNO:20141259ADissertationfortheDegreeofM.ScienceAdesignandverificationofSOCbasedonFPGACandidate:ZhaoyuqianSupervisor:Prof.PengYing-caiTutor:Lect.ShiJian-yingA

2、cademicDegreeAppliedfor:MasterofEngineeringSpecialty:IntegratedCircuitEngineeringUniversity:HebeiUniversityDateofOralExamination:June,2016河北大學學位論文獨創(chuàng)性聲明:本人鄭重聲明所呈交的學位論文,是本人在導師指導下進行的研究工作?。>盡我所知,非余了文中特別加^1標注和致謝的地方外,及取得的研究成果[論文中不包含其他人已經(jīng)發(fā)表或撰寫的研究成果,也不包含為獲得河北大學或其他教育機構的學位或證書所使用過的材料一。與我同工作的同志對本研究

3、所做的任何I貢獻均已在論文中作了明確的說明并表示了致謝。日期私作者簽名::年^月日學位論文使用授權聲明本人完全了解河北大學有關保留、使用學位論文的規(guī)定:,即學校有權保留。并向國家有關部口或機構送交論文的復印件和電子版,允許論文被查閱和借閱、學??晒颊撐牡娜炕虿糠謨热?,可W采用影印縮印或其他復制手段保存論文。本學位論文屬于1、,在日解密后適用本。保密□年月授權聲明"2、不保密因。""(請在上相應方格內打V)保護知識產權聲明本人為申請測扶學學位所提交的題目為違導巧飾滿如C;鉛滲拉的學位論文,是我個人在導師指導并與導師合作

4、下取得的研究成果,研究工作及取得的研究成果是在河北大學所提供的研究經(jīng)費及導師的研究經(jīng)費資助下完成的。本人完全了解并嚴格遵守中華人民共和國為保護知識產權所制定的各項法律、行政法規(guī)及河北大學的相關規(guī)定。本人聲明如下:本論文的成果歸河北大學所有,未經(jīng)征得指導教師和河北大學的書面同意和授權,本人保證不任何形式公開和傳播科研成果和科研工作內容。如果違反本聲明,本人愿意承擔相應法律責任。聲明人;將杳^日期;>/《年^月(1日作導者師鑲簽名名:為《葦日其巧:心/(年_(月片日:香^遠才日期;心;/(年^月K日摘要摘要SOC(System-on-Chi

5、p)稱為系統(tǒng)級芯片,也稱為片上系統(tǒng),是一個有專用功能的集成電路,它包括完整系統(tǒng)和嵌入軟件。SOC可以充分利用已有的設計積累,顯著地提高了ASIC的設計能力,因此發(fā)展非常迅速,引起了工業(yè)界和學術界的關注,SOC隨之成為集成電路發(fā)展的必然趨勢,因此準確高速的設計SOC的方法是SOC設計的迫切需要。首先,本論文介紹了FPGA的概念和組成部分,介紹了SOC和CPU的發(fā)展歷程和發(fā)展前景,給出了SOC的設計背景和設計流程。其次,本論文針對自頂向下的設計一個SOC應用了一種準確的分析方法,即潛伏期分析方法,并且提出了一種高速的實現(xiàn)方法,即全流水線實現(xiàn)方法;并敘述了有限狀態(tài)機理論;在設計過程中應用了TP

6、(TicksProcesscharts)圖和SFM(SequentialMachineFlow)表的設計方法;應用這些理論方法完成了一個片上系統(tǒng)的架構設計,CPU的架構設計;完成CPU的指令系統(tǒng)設計,并對取指周期和路徑,執(zhí)行周期和路徑,進行了精確的潛伏期分析;同時指令系統(tǒng)加入中斷進入序列和中斷返回指令RTI的潛伏期分析,給片上系統(tǒng)加入了中斷功能。最后,論文采用verilogHDL語言進行片上系統(tǒng)和CPU各個模塊的設計,板上系統(tǒng)SOB的架構設計和各個模塊的設計,設計了流水燈和菲薄納契序列(Fibonacci)的算法流程圖,用匯編語言進行編寫。Modelsim對流水燈和菲薄納契序列(Fibo

7、nacci)進行仿真驗證,然后將設計好的板上系統(tǒng)下板,流水燈的正常運行和菲薄納契序列(Fibonacci)的正確運算證明設計的SOC的架構和CPU的指令系統(tǒng)是符合要求的,在流水燈運行的同時可以進行菲薄納契序列(Fibonacci)的正確運算證明中斷系統(tǒng)是符合要求的。關鍵詞FPGACPU片上系統(tǒng)有限狀態(tài)機IAbstractAbstractSOC(on-Chip-System)whichisknownasthesystemlevelch

當前文檔最多預覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當前文檔最多預覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學公式或PPT動畫的文件,查看預覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權歸屬用戶,天天文庫負責整理代發(fā)布。如果您對本文檔版權有爭議請及時聯(lián)系客服。
3. 下載前請仔細閱讀文檔內容,確認文檔內容符合您的需求后進行下載,若出現(xiàn)內容與標題不符可向本站投訴處理。
4. 下載文檔時可能由于網(wǎng)絡波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯(lián)系客服處理。