多通道高速數(shù)據(jù)轉發(fā)系統(tǒng)的設計與實現(xiàn)

《多通道高速數(shù)據(jù)轉發(fā)系統(tǒng)的設計與實現(xiàn)》由會員上傳分享，免費在線閱讀，更多相關內(nèi)容在學術論文-天天文庫。

1、—．：這吉ｒｖ；４擊如成＊葦ＵＮＩＶＥＲＳＩＴＹＯＦＥＬＥＣＴＲＯＮｆＣＳＣＩＥＮＣｉＡＮＤＴＥＣＨＮＯＬＯ凸ＹＯＦＣＭＩＮＡ碩±學位論文ＩＭＡＳＴＥＲＴＨＥＳＩＳ齡’－＇磚陽鱗－季．．．酔伊．．…Ｉ論文題目多通道高速數(shù)據(jù)鑄發(fā)系統(tǒng)的設計與實現(xiàn)－堂彌專抓信湖訓Ｉ學號２０１３２１０１０２２９．化者娃名任敏＿指導教師楊遠望副教授—Ｉ獨劍性聲明本人聲明所呈交的學位論文是本人在導師指導下

2、進巧的研巧工作及取得的研究成果。據(jù)我所知，陳了文中特別加Ｗ標注和致謝的地方夕ｈ論文中不包含其他人己經(jīng)發(fā)衷或撰寫過的研究成果，也不包含為獲得電子科技大學或其它教育機構的學位或證書而使用過的材料。與我一同工作的同志對本研巧所做的任何貢獻均己在論文中作了明確的說明并表示謝意。作者簽名：ＡｉＵ日期：成年ｆｉ月日＞論文使用授權本學位論文作者完全了解電子科技大學有關保留、使用學位論文的規(guī)定，有權保留并向國家有關部口或機構送交論文的復印件和磁盤，允許論文被查閱和借閱。本

3、人授權電子科技大學可［＾將學位論文的全部或部分內(nèi)容編入有關數(shù)據(jù)庫進行檢崇，可＾＾＾采用影印、縮印或掃描等復制手段保存、匯編學位論文。（保密者的學位論文在解密后應遵守此規(guī)定）Ａ作簽名：如導師簽名：■＾＾＼日期：年ｉ月日分類號密級注1UDC學位論文多通道高速數(shù)據(jù)轉發(fā)系統(tǒng)的設計與實現(xiàn)（題名和副題名）任敏（作者姓名）指導教師楊遠望副教授電子科技大學成都（姓名、職稱、單位名稱）申請學位級別碩士學科專業(yè)信息與通信工程提交論文日期2016-3-25論文答辯日期2016-5-1

4、2學位授予單位和日期電子科技大學2016年6月答辯委員會主席評閱人注1：注明《國際十進分類法UDC》的類號。Designandimplementationofmulti-channelhighspeeddatatransmissionsystemAMasterThesisSubmittedtoUniversityofElectronicScienceandTechnologyofChinaMajor:InformationandCommunicationEngineeringAuthor:RenMinSu

5、pervisor:Prof.YangYuanwangSchool:SchoolofCommunication&InformationEngineering摘要近年來，信息采集存儲技術已經(jīng)廣泛用于軍事和民用領域。而隨著科技的發(fā)展和時代的進步，這些領域?qū)Σ杉鎯ο到y(tǒng)的要求越來越高，使得信息采集特別是高速數(shù)據(jù)采集技術仍是電子信息技術領域里研究的重點。在高速數(shù)據(jù)采集系統(tǒng)里，不僅需要高性能的模數(shù)轉換器實現(xiàn)數(shù)據(jù)的采集，同時也需要穩(wěn)定可靠的系統(tǒng)實現(xiàn)數(shù)據(jù)的傳輸、存儲和處理，若不將高速模數(shù)轉換器采樣數(shù)據(jù)存儲下來進行研究，數(shù)

6、據(jù)采集也就失去了意義。本文設計與實現(xiàn)的多通道高速數(shù)據(jù)轉發(fā)系統(tǒng)正是高速數(shù)據(jù)采集存儲系統(tǒng)的一部分。本文研究的轉發(fā)系統(tǒng)以高速信號采集為背景，以Xilinx公司Virtex-6系列FPGA為主控芯片，以Micron公司容量2GB的DDR3SDRAM為緩存設備。轉發(fā)系統(tǒng)接收的ADC采集數(shù)據(jù)帶寬高達32Gbps，轉發(fā)系統(tǒng)配合PCIE總線技術，能夠在計算機上實現(xiàn)2GB容量甚至更多數(shù)據(jù)量存儲。在文中首先分析了高速采集技術的現(xiàn)狀，及相應高速數(shù)據(jù)存儲方案，說明了多通道高速數(shù)據(jù)轉發(fā)系統(tǒng)研究的重要性。隨后，本文根據(jù)項目技術指標，

7、設計了轉發(fā)系統(tǒng)的硬件總體方案和邏輯總體方案，同時對涉及的器件設備進行了芯片選型。接著，對轉發(fā)系統(tǒng)中的緩存設備DDR3SDRAM進行了介紹，同時對DDR3SDRAM控制器的結構進行了分析，設計了適合本文研究需求的存儲控制器，對控制器用戶接口信號進行了詳細的說明。緊接著，在FPGA上實現(xiàn)了多通道高速數(shù)據(jù)轉發(fā)系統(tǒng)，這包括采用DDR3SDRAM和異步FIFO完成了高速數(shù)據(jù)的無誤緩存，及提升了低速采樣數(shù)據(jù)的存儲容量，同時，對跨時鐘域信號可能出現(xiàn)的亞穩(wěn)態(tài)進行了處理。最后，對實現(xiàn)的轉發(fā)系統(tǒng)進行了板級調(diào)試，將本文設計的轉

8、發(fā)系統(tǒng)放入高速采集項目中，系統(tǒng)正常工作且達到系統(tǒng)指標，證明了轉發(fā)系統(tǒng)設計的正確性。本文的特色如下：一方面實現(xiàn)了采樣率4Gsps、分辨率8bit采樣數(shù)據(jù)的正確緩存，緩存容量2GB，并配合PCIE模塊，完成了將采樣數(shù)據(jù)存入計算機的目標。另一方面通過多個異步FIFO與DDR3SDRAM存儲器，提高了低速采樣數(shù)據(jù)的存儲容量。關鍵詞：數(shù)據(jù)采集，DDR3SDRAM，多通道，高速存儲，F(xiàn)PGAIABSTRACTInrecentyears,i