資源描述：
《數(shù)字電子技術基礎（哈爾濱工程大學）quartus常見錯誤》由會員上傳分享，免費在線閱讀，更多相關內(nèi)容在工程資料-天天文庫。
1、Quartus常見錯誤1:看看警告：itconflictswithQuartusIIprimitivename,實體名和QUARTUS的保字沖突,樓主把實體名改一下就行了。有很多這種名字都不能亂起的比如or2and2啥的。為什么還提示aError:Top-leveldesignlentity〃and2〃islundefinedlibraryieee;useieee.std_logic_1164.all;entitvKufeMlisport(a,b:instd_logic;yQutstd_logic);endand2;architccturcemd2_
2、lofemd2beginy<=anandb;endand2_l;is在設置里已經(jīng)設定top-level怎么還是報錯啊！entity為and2了標題：關于quartus中模塊的引用2009-05-2717:10:35quartus中一個工程中可包含一個頂層模塊，多個子模塊，通過頂層模塊引用子模塊。1:頂層模塊的實體名必須與建立工程時的實體名一致，否則編譯時會出錯，如下Error:Top-leveldesignentity"AND"isundefined2,多個實體文件建立后在quartus界面左邊的工程文件夾中找到要作為頂層文件的文件點擊右鍵設置為頂層
3、文件3.所有文件設置好后再進行編譯，單獨編譯某個文件的話肯定錯誤很多。里面有一個調(diào)用模塊的例子，書中間的子模塊命名為NAND編譯時不能通過，后來改個名字NAND11就通過了，難道NAND是關鍵詞不可用來命名？錯誤為：Top-leveldesignentity”^rojectName'*月我已經(jīng)把項目名稱和頂層設計的名稱設為一樣的而R有時候出現(xiàn)這樣的情況，有時候又不出現(xiàn)這樣的情況例如下面這個例子〃與非門行為描述module^^(inl,in2,out);inputini,in2;outputout;〃連續(xù)賦值語句assignout=~(inl&in2)
4、;endmoduleundefinec我建工程后就會提示Top-leveldesignentity這個例子是從電子書上直接拷貝過來的，我很好奇的是有的例子可以運行，有的例子不可以。我先創(chuàng)建一個Verilog文件，然后保存成工程，工程名字和頂層文件名字一樣的。問題解決了。原來定義實體的名稱必須與項目頂層文件名稱相同。難怪有時候出現(xiàn)有時候又不出現(xiàn)這個問題咧。2009-10-1717:16l.Foundclock-sensitivechangeduringactiveclockedgeattime〈time>onregister原因：vectorsourc
5、efile中時鐘敏感信號（如：數(shù)據(jù)，允許端，清零，同步加載等）在吋鐘的邊緣同吋變化。而時鐘敏感信號是不能在吋鐘邊沿變化的。其后果為導致結果不正確。措施：編輯vectorsourcefile2.VerilogHDLassignmentwarningattomatchsizeoftarget（〈number>原因：在HDL設計中對目標的位數(shù)進行了設定，如:reg[4:0]a;而默認為32位，將位數(shù)裁定到合適的大小措施:如果結果正確，無須加以修正，如果不想看到這個警告,可以改變設定的位
6、數(shù)2.Allreachableassignmentstodata_out(10)assign'O',registerremovedbyoptimization原因:經(jīng)過綜合器優(yōu)化后，輸出端口己經(jīng)不起作用了3.Fo11owing9pinshavenothing,GND,orVCCdrivingdatainport一一changcstothisconncctivitymaychangcfittingresults原因:第9腳，空或接地或接上了電源措施:有時候定義了輸岀端口，但輸出端直接賦'0，，便會被接地，賦'1'接電源。如果你的設計中這些端口就是這樣用
7、的，那便可以不理會這些warning4.Foundpinsingasundefincdclocksand/ormemorycnablcs原因：是你作為時鐘的PIN沒有約束信息?？梢詫ο鄳腜IN做一下設定就行了。主要是指你的某些管腳在電路當中起到了時鐘管腳的作用，比如flip-flop的elk管腳,而此管腳沒有時鐘約束,因此QuartusII把“elk”作為未定義的時鐘。措施:如果elk不是時鐘,可以加"notclock,,的約束；如果是，可以在clocksetting當中加入；在某些對時鐘耍求不很高的情況下，可以忽略此警告或在這里修改:Assign
8、ments>Timinganalysissettings...>Individualclocks.5.Tim
