畢業(yè)設(shè)計(jì)(論文)-基于FPGA的多波形信號(hào)發(fā)生器

畢業(yè)設(shè)計(jì)(論文)-基于FPGA的多波形信號(hào)發(fā)生器

ID:35582397

大小:760.50 KB

頁數(shù):48頁

時(shí)間:2019-03-30

畢業(yè)設(shè)計(jì)(論文)-基于FPGA的多波形信號(hào)發(fā)生器_第1頁
畢業(yè)設(shè)計(jì)(論文)-基于FPGA的多波形信號(hào)發(fā)生器_第2頁
畢業(yè)設(shè)計(jì)(論文)-基于FPGA的多波形信號(hào)發(fā)生器_第3頁
畢業(yè)設(shè)計(jì)(論文)-基于FPGA的多波形信號(hào)發(fā)生器_第4頁
畢業(yè)設(shè)計(jì)(論文)-基于FPGA的多波形信號(hào)發(fā)生器_第5頁
資源描述:

《畢業(yè)設(shè)計(jì)(論文)-基于FPGA的多波形信號(hào)發(fā)生器》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。

1、哈爾濱理工大學(xué)學(xué)士學(xué)位論文基于FPGA的多波形信號(hào)發(fā)生器摘要在信號(hào)發(fā)生器的設(shè)計(jì)中,傳統(tǒng)的用分立元件或通用數(shù)字電路元件設(shè)計(jì)電子線路的方法設(shè)計(jì)周期長,花費(fèi)大,可移植性差。本設(shè)計(jì)是利用EDA技術(shù)設(shè)計(jì)的電路,該信號(hào)發(fā)生器輸出信號(hào)的頻率范圍為20Hz~20KHz,幅度的峰-峰值為0.3V~5V兩路信號(hào)之間可實(shí)現(xiàn)0°~359°的相位差。側(cè)重?cái)⑹隽擞肍PGA來完成直接數(shù)字頻率合成器(DDS)的設(shè)計(jì),DDS由相位累加器和正弦ROM查找表兩個(gè)功能塊組成,其中ROM查找表由兆功能模塊LPM_ROM來實(shí)現(xiàn)。而通過設(shè)定不同的累加器初值(K1)和初始相位值(K2

2、),可以調(diào)節(jié)兩路相同頻率正弦信號(hào)之間的相位差,從而產(chǎn)生兩路數(shù)字式的頻率、相位和幅值可調(diào)的正弦波信號(hào),最后通過MAX+plusII演示仿真結(jié)果。與傳統(tǒng)的頻率合成方法相比,DDS合成信號(hào)具有頻率切換時(shí)間短、頻率分辨率高、相位變化連續(xù)等諸多優(yōu)點(diǎn)。使用單片機(jī)靈活的控制能力與FPGA器件的高性能、高集成度相結(jié)合,可以克服傳統(tǒng)DDS設(shè)計(jì)中的不足,從而設(shè)計(jì)開發(fā)出性能優(yōu)良的DDS系統(tǒng)。關(guān)鍵詞:單片機(jī);可編程邏輯門陣列;正弦信號(hào)發(fā)生器;硬件描述語言-II-哈爾濱理工大學(xué)學(xué)士學(xué)位論文FPGA-basedmulti-wavesignalgeneratorAb

3、stractInthedesignofthesignalgenerator,thetraditionalseparationcomponentsorwithgeneraldigitalcircuitcomponentsofelectroniccircuitdesignmethoddesigncycleislongandcostly,portabilitypoor.ThisdesignisusingEDAtechnologydesignofthecircuit,thissignalgeneratoroutputsignalfrequenc

4、yrangefor20Hzac~20KHz,theamplitudeofthepeakpeakof0.3V-5Vtworoadbetween0°signalcanberealized°~359ofthephasedifference.FocusingontheFPGAtocompletewithnarrativedirectdigitalfrequencysynthesizer(DDS)design,byphaseaccumulatorsDDSandsineROMlook-uptabletwofunctionblocks,oneofRO

5、Mlook-uptablebysignsLPM_ROMfunctionmoduletorealize.Andthroughthesettingoftheinitialvaluedifferentaccumulator(K1)andinitialphasevalue(K2),canadjustthetworoadthesamefrequencysinesignalofthephasedifferencebetweentworoad,whichcausesthedigitalfrequency,phaseandamplitudeadjust

6、ablesinesignals,finallythroughtheMAX+plusIIdemosimulationresults.Andthetraditionalsynthesismethodsoffrequency,comparedwithfrequencysignalDDSsynthesisswitchtimeisshort,thehighfrequencyresolutionandphasechangecontinuous,andmanyotheradvantages.Useofflexiblecontrolabilityand

7、chiptheFPGAdeviceofhighperformance,highlevelofintegration,andthecombinationofcanovercometheshortcomingsoftraditionaldesignDDStodesign,developthegoodperformanceofDDSsystem.Keywords:MCU;FPGA;ROMsinewavegenerator;VHDL-II-哈爾濱理工大學(xué)學(xué)士學(xué)位論文目錄摘要……IAbstractII第1章緒論11.1多波形信號(hào)發(fā)生器的背景11.

8、2多波形信號(hào)發(fā)生器國內(nèi)外研究概況21.3本文的主要研究工作3第2章系統(tǒng)的設(shè)計(jì)方案42.1系統(tǒng)的性能要求42.2系統(tǒng)實(shí)現(xiàn)的原理42.2.1DDS的基本原理52.2.2FPGA實(shí)現(xiàn)的直接數(shù)字頻率合成器62.2.

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動(dòng)畫的文件,查看預(yù)覽時(shí)可能會(huì)顯示錯(cuò)亂或異常,文件下載后無此問題,請(qǐng)放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負(fù)責(zé)整理代發(fā)布。如果您對(duì)本文檔版權(quán)有爭議請(qǐng)及時(shí)聯(lián)系客服。
3. 下載前請(qǐng)仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時(shí)可能由于網(wǎng)絡(luò)波動(dòng)等原因無法下載或下載錯(cuò)誤,付費(fèi)完成后未能成功下載的用戶請(qǐng)聯(lián)系客服處理。