資源描述：
《基于fpga的多波形信號發(fā)生器設(shè)計開題報告》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。
1、電子工程與光電技術(shù)系畢業(yè)設(shè)計(論文)開題報告設(shè)計(論文)題目：基于FPGA的多波形信號發(fā)生器設(shè)計開題報告填寫要求1．開題報告（含“文獻(xiàn)綜述”）作為畢業(yè)設(shè)計（論文）答辯委員會對學(xué)生答辯資格審查的依據(jù)材料之一。此報告應(yīng)在指導(dǎo)教師指導(dǎo)下，由學(xué)生在畢業(yè)設(shè)計（論文）工作前期內(nèi)完成，經(jīng)指導(dǎo)教師簽署意見及所在專業(yè)審查后生效；2．開題報告內(nèi)容必須用黑墨水筆工整書寫或按教務(wù)處統(tǒng)一設(shè)計的電子文檔標(biāo)準(zhǔn)格式（可從教務(wù)處網(wǎng)頁上下載）打印，禁止打印在其它紙上后剪貼，完成后應(yīng)及時交給指導(dǎo)教師簽署意見；3．“文獻(xiàn)綜述”應(yīng)按論文的格式成文，并直接書寫（或打?。┰诒鹃_
2、題報告第一欄目內(nèi)，學(xué)生寫文獻(xiàn)綜述的參考文獻(xiàn)應(yīng)不少于15篇（不包括辭典、手冊）；4．有關(guān)年月日等日期的填寫，應(yīng)當(dāng)按照國標(biāo)GB/T7408—2005《數(shù)據(jù)元和交換格式、信息交換、日期和時間表示法》規(guī)定的要求，一律用阿拉伯?dāng)?shù)字書寫。如“2007年3月15日”或“2007-03-15”。畢業(yè)設(shè)計（論文）開題報告1．結(jié)合畢業(yè)設(shè)計（論文）課題情況，根據(jù)所查閱的文獻(xiàn)資料，每人撰寫2000字左右的文獻(xiàn)綜述：文獻(xiàn)綜述一.課題研究的背景及其意義隨著EDA技術(shù)的高速發(fā)展，電子系統(tǒng)的設(shè)計技術(shù)發(fā)生了深刻的變化，現(xiàn)場可編程門陣列FPGA的出現(xiàn)，給設(shè)計人員帶來了
3、諸多方便，使用其進(jìn)行產(chǎn)品開發(fā)，成本低、周期短、可靠性高。本課題以FPGA芯片為核心，使用VHDL語言編寫代碼，實現(xiàn)多波形發(fā)生器設(shè)計。波形發(fā)生器是信號源的一種，主要給被測電路提供所需要的已知信號（各種波形），然后用其它儀表測量感興趣的參數(shù)，信號源在各種實驗應(yīng)用和實驗測試處理中應(yīng)用非常廣泛作，為激勵源，仿真各種測試信號，以滿足測量或各種實際需要。二.信號發(fā)生器的發(fā)展和研究現(xiàn)狀傳統(tǒng)的波形發(fā)生器多采用模擬電路或單片機(jī)或?qū)Ｓ眯酒?，由于成本高或控制方式不靈活或波形種類少不能滿足實際需求。現(xiàn)有的波形信號發(fā)生器大都是利用單片機(jī)（CPU）為核心設(shè)計的
4、，這使得電路控制比較方便，電路簡單化、小型化。但同時也存在著許多不足，例如系統(tǒng)的可靠性通常不高，其主要原因是，以軟件運行為核心的CPU的指令地址指針在外部干擾下，容易發(fā)生不可預(yù)測的變化，而使運行陷入非法循環(huán)中，使系統(tǒng)癱瘓。EDA技術(shù)的出現(xiàn)，使得完全利用硬件實現(xiàn)波形信號發(fā)生器成為可能。例如狀態(tài)機(jī)就是很好的選擇，它的運行方式類似于CPU，但卻有良好的可靠性和高速的性能。因為在外部干擾情況下，狀態(tài)機(jī)的死機(jī)（進(jìn)入非法狀態(tài)）情況是可預(yù)測的，這包括非法狀態(tài)的數(shù)量和進(jìn)入狀態(tài)的可測性，以及是否已進(jìn)入的非法狀態(tài)的可判斷性。因為狀態(tài)機(jī)的編碼方式和數(shù)量是
5、明確的，從而確保了恢復(fù)正常狀態(tài)各種措施的絕對可行性。三、FPGA技術(shù)的優(yōu)勢技術(shù)的優(yōu)勢技術(shù)的優(yōu)勢技術(shù)的優(yōu)勢FPGA采用了邏輯單元陣列LCA（LogicCellArray）這樣一個新概念，內(nèi)部包括可配置邏輯模塊CLB（ConfigurableLogicBlock）、輸出輸入模塊IOB（InputOutputBlock）和內(nèi)部連線（Interconnect）三個部分。FPGA的基本特點主要有：(1)采用FPGA設(shè)計ASIC電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片。(2)FPGA可做其它全定制或半定制ASIC電路的中試樣片。(3)FPG
6、A內(nèi)部有豐富的觸發(fā)器和I／O引腳。(4)FPGA是ASIC電路中設(shè)計周期最短、開發(fā)費用最低、風(fēng)險最小的器件之一。(5)FPGA采用高速CHMOS工藝，功耗低，可以與CMOS、TTL電平兼容。可以說，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。FPGA是由存放在片內(nèi)RAM中的程序來設(shè)置其工作狀態(tài)的，因此，工作時需要對片內(nèi)的RAM進(jìn)行編程。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。加電時，F(xiàn)PGA芯片將EPROM中數(shù)據(jù)讀入片內(nèi)編程RAM中，配置完成后，F(xiàn)PGA進(jìn)入工作狀態(tài)。掉電后，F(xiàn)PGA恢復(fù)成白片，內(nèi)部邏輯關(guān)系
7、消失，因此，F(xiàn)PGA能夠反復(fù)使用。FPGA的編程無須專用的FPGA編程器，只須用通用的EPROM、PROM編程器即可。當(dāng)需要修改FPGA功能時，只需換一片EPROM即可。這樣，同一片F(xiàn)PGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。因此，F(xiàn)PGA的使用非常靈活]7[。FPGA有多種配置模式：并行主模式為一片F(xiàn)PGA加一片EPROM的方式；主從模式可以支持一片PROM編程多片F(xiàn)PGA；串行模式可以采用串行PROM編程FPGA；外設(shè)模式可以將FPGA作為微處理器的外設(shè)，由微處理器對其編程。四、參考文獻(xiàn)參考文獻(xiàn)參考文獻(xiàn)參考文獻(xiàn)[1]許光輝
8、.基于FPGA的嵌入式開發(fā)與應(yīng)用.北京：電子工業(yè)出版社,2006[2]王小軍VHDL簡明教程.北京:清華大學(xué)出版社，1997[3]張玉興.DDS高穩(wěn)高純頻譜頻率源技術(shù)[J].系統(tǒng)工程與電子技術(shù).1997（2）24-28[4]白居玉.低
