國科會工程處

國科會工程處

ID:36010233

大小:200.00 KB

頁數(shù):7頁

時間:2019-04-29

國科會工程處_第1頁
國科會工程處_第2頁
國科會工程處_第3頁
國科會工程處_第4頁
國科會工程處_第5頁
資源描述:

《國科會工程處》由會員上傳分享,免費在線閱讀,更多相關內容在教育資源-天天文庫。

1、國科會工程處創(chuàng)新奈米元件積體電路專案計畫SpecialProjecton「NovelNanometerDevicesIntegratedCircuit」徵求計畫書說明(一)背景與目的本專案之主要目的在於推動將奈米元件特徵展示在積體電路適用之特殊電路功效上,鼓勵奈米研究人員將成果推廣至電路應用,以及鼓勵電路研究人員將新穎奈米元件功能含入電路中,期使積體電路功效能更多元化,有效提升國家半導體相關領域競爭力。在晶片為主導核心之智慧電子系統(tǒng)整合應用中,如何提升晶片之功能是極度重要且具高度商機的,其中與現(xiàn)今CMOS製程相容之電路研究及系統(tǒng)整合應用開發(fā),已在積極進行中,此為國家重要推動研究項目之一;

2、另外,在前瞻奈米材料元件製程開發(fā)及元件特性展示上,相關之研究則是既多且廣,奈米相關計畫之推動也早已著墨進行,研究成果之質與量均逐年放大。然而,在現(xiàn)有晶片電路整合應用研究中,往往需配合IC廠之製程相容性,惟有在IC廠所提供之製程容許度許可下,經由設計及驗證,可達到複雜積體電路系統(tǒng)功能之預期效果,一旦製程不相容,則再前瞻之奈米元件也無法立即發(fā)揮電路應用之效,相當可惜。國內學術界對於目前的環(huán)境,除了配合IC廠製程之容許度規(guī)範下進行晶片系統(tǒng)整合外,應可規(guī)劃前瞻研究方向,經由專案計畫之推動,有效利用現(xiàn)有多元之奈米元件研究基礎,配合電路功能之展示,進行具前瞻奈米元件整合功能之積體電路晶片雛型,進而觸

3、發(fā)日後無可限量之系統(tǒng)整合應用,創(chuàng)造新的契機,提升國家未來整體之競爭力。在現(xiàn)今前瞻晶片技術研發(fā)上,有些技術是必須要求「小尺寸或高元件密度」,比如說advancedMOSFET及Memory,這是相當競爭無可避免的要求。根據(jù)ITRS的資料,MOSFET之MPU/hpASICnode於2011/2013年需達22/16nm;FlashPoly1/2pitch於2010/2013年需達32/22nm;DRAMM11/2pitch於2010/2013年需達45/32nm;MPU/ASICM11/2pitch於2011/2013年需達38/27nm;MPUPrintedGateLength(GLpr

4、)於2011/2013年需達35/28nm;MPUPhysicalGateLength7(GLph)於2011/2013年需達24/20nm。在這樣的嚴苛要求下,唯有做得更小密度更高才有競爭性,相當不易。在ITRS的資料中亦清楚指出Memory的發(fā)展狀況,其中Volatile以SRAM與DRAM為主,而Nonvolatile的研發(fā)相當多元,屬於成熟技術的有NANDFlash與NORFlash,屬於Prototypical技術的有chargetrap、PCM、MRAM、與FeRAM,屬於Emerging技術的有RRAM、Nano-Mech、Polymer、與Molecular,其中RRAM

5、若以mechanism來分類,可分為Reduction/Oxidation(Redox)–RelatedChemicalEffect、ThermalEffect、與ElectronicEffect三大類,關於Redox-RelatedChemicalEffect元件機制包括有Thermal-ChemicalMechanism(TCM)、ValencyChargeMechanism(VCM)、Electro-ChemicalMetallization(ECM),關於ThermalEffect元件機制主要為PhaseChangeMechanism(PCM),關於ElectronicEffec

6、t元件機制即Electrostatic/ElectronicMechanism。若以SwitchPolarity來區(qū)分,可分為Unipolar與Bipolar兩大類。若以Materialimpact來區(qū)分,大致上可分為Chalcogenidedominated與Electrodedominated兩大類。對於RRAM的規(guī)格研發(fā)要求更清楚指出相對Flash而言,其Endurance需>107cycles(Flash103~107)、ResistanceRatio需Roff/Ron>10、ReadCurrentIon~1μA(考慮周邊電路)或104A/cm2(for100nm×100nmce

7、ll)、Scalability需F<22nm及/或3Dstacking、WriteVoltage需1~5V範圍(Flash>5V)、ReadVoltage需0.1~0.5V、WriteSpeed需<100ns(Flash>10μs)、Retention需>10yrs。對於上述『小尺寸或高元件密度』的研究,有些是可利用現(xiàn)有IC製程平臺來立即執(zhí)行的,有些則因材料之新穎性,需另闢製程平臺來研發(fā),經展示可行性後才能帶動下一波的製程調整,這是

當前文檔最多預覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當前文檔最多預覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學公式或PPT動畫的文件,查看預覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權歸屬用戶,天天文庫負責整理代發(fā)布。如果您對本文檔版權有爭議請及時聯(lián)系客服。
3. 下載前請仔細閱讀文檔內容,確認文檔內容符合您的需求后進行下載,若出現(xiàn)內容與標題不符可向本站投訴處理。
4. 下載文檔時可能由于網絡波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯(lián)系客服處理。