基于CPLD的數(shù)字系統(tǒng)設(shè)計

基于CPLD的數(shù)字系統(tǒng)設(shè)計

ID:36651995

大?。?36.35 KB

頁數(shù):21頁

時間:2019-05-13

基于CPLD的數(shù)字系統(tǒng)設(shè)計_第1頁
基于CPLD的數(shù)字系統(tǒng)設(shè)計_第2頁
基于CPLD的數(shù)字系統(tǒng)設(shè)計_第3頁
基于CPLD的數(shù)字系統(tǒng)設(shè)計_第4頁
基于CPLD的數(shù)字系統(tǒng)設(shè)計_第5頁
資源描述:

《基于CPLD的數(shù)字系統(tǒng)設(shè)計》由會員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫

1、基于CPLD的數(shù)字系統(tǒng)設(shè)計摘要隨著EDA工具的發(fā)展及各種可編程邏輯器件的出現(xiàn),現(xiàn)代數(shù)字系統(tǒng)的設(shè)計基木_L己實(shí)現(xiàn)了自動化。木文介紹了利用EDA工具進(jìn)行數(shù)字系統(tǒng)設(shè)計的實(shí)現(xiàn)原理及方法,其中包括設(shè)計輸入、綜合、功能仿真、實(shí)現(xiàn)、時序仿真、配置下載等具體內(nèi)容。并以ALTERA公司MAX7000系列CPLD芯片為例,給出廠一個設(shè)計實(shí)例:用CPLD實(shí)現(xiàn)單片機(jī)與PC104工SA總線接口之問的并行通信,給出系統(tǒng)設(shè)計方法及程序源代碼,包括通信軟件和VHDL設(shè)計部分。木文旨在通過一個設(shè)計實(shí)例使大家了解現(xiàn)代數(shù)字系統(tǒng)設(shè)計的方法及手段。關(guān)鍵詞:CPLD、仿真、綜合、EDA,ISA總線

2、、并行通信CPLDDEGINOFDIGITALSYSTEMABSTRACTWithapperaingofProgrammableLogicDeviceandthehelpofEDAtools,thedeginofmoderndigitalsystemisautomatic.ThisarticleintroducestheprincipleandmethodtomakedigitalsystemdesignbyEDAtools,includingspecificcontentssuchasdesigninput、synthesizing,functions

3、timulating,relizing,timingsimulating,configedownloadetc.Atthesametime,wepresentadesignexample,usingtheCPLDdeviceofALTERAMAX7000sequencetorelizeparallelcommunicationbetweenmicroprocessorandPC104ISAbus.Wegiveoutthedesignmethodandprogrammecodes(includingcommunicatesoftandVHDLprogram

4、mepart).Wemaintotakethedeignmethodofmoderndigitalsystemouttoeveryone.KEYWORDS:CPLD,Simulate,Synthesize,EDA,ISAbusParallelcommunicate引言隨著集成電路技術(shù)和計算機(jī)技術(shù)的發(fā)展,數(shù)字系統(tǒng)的實(shí)現(xiàn)方法也經(jīng)歷了由分離元件、ssilMR到LSI,VLSI的過程。SSI時代直接用集成門、觸發(fā)器為基本器件構(gòu)成系統(tǒng)。MSI時代用MR器件,如計數(shù)器、譯碼器、數(shù)據(jù)選擇器、(MUX)等功能電路作為模塊構(gòu)成系統(tǒng)。有的文獻(xiàn)把這些ssilMR邏輯器件統(tǒng)稱為

5、標(biāo)準(zhǔn)產(chǎn)品,他們都屬于通用器件,任何數(shù)字系統(tǒng)皆可以使用,其產(chǎn)量高、價格低。然而一個復(fù)雜系統(tǒng)往往要用許多片ssilMSI器件才可以實(shí)現(xiàn),因而制成的設(shè)備體積大、重量大、功耗大、生產(chǎn)周期長、成本高。更重要的是用ssilMR器件做成的設(shè)備可靠性差。因此在集成度高度發(fā)展的今天,數(shù)字系統(tǒng)理應(yīng)用LSI,VLSI實(shí)現(xiàn),然而數(shù)字系統(tǒng)的功能千變?nèi)f化,極其復(fù)雜,要制作一個各個系統(tǒng)皆能接受的通用全硬件LSI電路是不可能的。解決方法只有兩個,一是使用微處理器,而是制作專用電路。CPLD(復(fù)雜可編程邏輯器件)是一種可進(jìn)行多次編程的超大規(guī)模數(shù)字集成電路,其內(nèi)集成了相當(dāng)規(guī)模的標(biāo)準(zhǔn)邏輯模塊

6、,只要利用EDA工具將所設(shè)計的數(shù)字系統(tǒng)的功能描述出來后編程到CPLD內(nèi),就可以得到此系統(tǒng)的集成電路。這種設(shè)計數(shù)字系統(tǒng)的方法有其他方法所無可比擬的優(yōu)點(diǎn),如制成的設(shè)備體積小、重量輕、功耗低、速度高,生產(chǎn)周期(指整機(jī))短,成本低,具有保密性等等。因此CPLD設(shè)計是當(dāng)前數(shù)字系統(tǒng)設(shè)計領(lǐng)域中的重要方式之一。本文介紹利用EDA設(shè)計數(shù)字系統(tǒng)的流程并給出一個設(shè)計實(shí)例。第一部分利用EDA設(shè)計數(shù)字系統(tǒng)的流程1.1從EDA的角度來觀察VLSIUSI技術(shù)的迅速發(fā)展使得它自身成為一項和人類生活密切相關(guān)的重要產(chǎn)業(yè)。作為信息社會的支柱一計算機(jī)和通信,其硬件設(shè)備主要是集成電路。在電視、音

7、響、洗衣機(jī)、汽車、玩具??等和我們?nèi)粘I钕嚓P(guān)的設(shè)備中,也無不大量使用集成電路。社會的需要帶動了集成電路產(chǎn)業(yè)的發(fā)展,而集成電路產(chǎn)業(yè)的發(fā)展又帶動了EDA產(chǎn)業(yè)的發(fā)展。EDA工具是為VLSI的設(shè)計、生產(chǎn)服務(wù)的,因而它必須適應(yīng)USI技術(shù)的要求。現(xiàn)在我們就從EDA工具的角度分析VLSI的特點(diǎn)。1.1.1VLSI的分類我們可以從不同的角度對VLSI進(jìn)行分類。1.按工藝分類,最主要的有:.金屬氧化物半導(dǎo)體(MetalOxideSemiconductor,MOS).晶體管一晶體管邏輯(Transistor---TransistorLogic,TTL).發(fā)射級藕合邏輯(E

8、mitterCopuledLogic,ECL)MOS工藝最簡單,功耗低。在同樣生

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動畫的文件,查看預(yù)覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負(fù)責(zé)整理代發(fā)布。如果您對本文檔版權(quán)有爭議請及時聯(lián)系客服。
3. 下載前請仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時可能由于網(wǎng)絡(luò)波動等原因無法下載或下載錯誤,付費(fèi)完成后未能成功下載的用戶請聯(lián)系客服處理。