基于cpld的數(shù)字時鐘設(shè)計

《基于cpld的數(shù)字時鐘設(shè)計》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、CPLD課程學(xué)習(xí)報告學(xué)生姓名：熊軍同組者姓名：黃輝CPLD的全稱是ComplexProgrammableLogicDevice（即復(fù)雜可編程器件），但本次試驗所使用的器件并不是CPLD而是FPGA，F(xiàn)PGA的全稱是FieldProgrammableGateArray（即現(xiàn)場可編程門陣列）。FPGA與CPLD有很多相似點，它們都是可編程數(shù)字邏輯器件，都在時序邏輯電路和組合邏輯電路中有很強的優(yōu)勢。它們的區(qū)別在于，F(xiàn)PGA的容量大、速度慢且不可預(yù)測、掉電信息丟失，二CPLD容量小、速度快且有很好的可預(yù)測性、掉電信息不丟失。CAD的全稱是ComputerAidedDesign（即計算機輔助設(shè)計）。本實

2、驗所用到的軟件是MAX+PLUSII，本次試驗?zāi)康氖亲鲆粋€數(shù)字時鐘。該數(shù)字時鐘包含五個主模塊，它們分別是數(shù)字時鐘模塊、鬧鐘模塊、跑表模塊、模式選擇模塊和音樂模塊。。完成的功能如下：1、數(shù)字時鐘，時、分、秒六位數(shù)碼管顯示（標(biāo)準(zhǔn)時間23點59分59秒），具有小時、分鐘加減調(diào)時調(diào)分的校準(zhǔn)功能，整點報時：55，56，57，58，59低音響，正點高音，間斷振鈴(嘟--嘟--嘟--嘟--嘟--嘀)；2,、定時鬧鐘，可在00:00到23:59之間由用戶設(shè)定任一時間，到時報警，定時鬧鐘花樣，前10s一般振鈴，其后13秒較急促，再其后17秒急促，最后20秒特急促振鈴。并可隨時關(guān)斷；3、跑表，最大計時99分59秒

3、999毫秒。獨立的跑表功能，不影響數(shù)字鐘正常工作。另外附加一段音樂，可隨時控制播放和停止，不影響其他任何功能，音樂的內(nèi)容是《兩只蝴蝶》。系統(tǒng)原理圖如下：系統(tǒng)共有九個輸入管腳，41個輸出管腳，輸出管腳中包括一個蜂鳴器，八個數(shù)碼管，八個LED發(fā)光二極管。圖中的D觸發(fā)器的作用是為了使跑表具有后臺功能。下面依次介紹這五個模塊。一、數(shù)字時鐘模塊數(shù)字時鐘模塊包含四個部分，它們分別是六十進(jìn)制計數(shù)器、二十四進(jìn)制計數(shù)器、分頻器和整點報時控制器。它們的原理圖如下，程序見附錄。六十進(jìn)制計時器和二十四進(jìn)制計數(shù)器的思想一樣，都是利用時鐘沿計數(shù)，并將計數(shù)值輸出，不同的是計數(shù)器模（即計數(shù)上限值）。六十進(jìn)制計數(shù)器的模式60，

4、二十四進(jìn)制計數(shù)器的模是24。它們都包含clk、reset、en、sub、qh、ql、carry七組引腳，其中只有qh和ql的寬度是四位，其它全為一位。clk是時鐘輸入端，上升沿有效；reset是異步復(fù)位端，高電平有效；en是使能端，低電平有效，高電平計數(shù)保持；sub是減計數(shù)，高電平有效；qh、ql分別是計數(shù)器的十位和個位，高電平有效；carry是進(jìn)位端，正脈沖有效。將兩個六十進(jìn)制計數(shù)器和一個二十四進(jìn)制計數(shù)器依次串聯(lián)起來，用1Hz的時鐘驅(qū)動，就組成了簡單的數(shù)字時鐘。同時為了實現(xiàn)調(diào)時功能，將調(diào)時信號和時鐘信號做異或運算后的信號作時鐘信號。這里之所以使用與異或門，是因為無論調(diào)時信號的狀態(tài)如何，都不會

5、封鎖正常的時鐘線號，只是電平相反，時鐘超前或滯后半個時鐘周期，這是異或門的優(yōu)點。而與門和或門就不行，低電平封鎖與門，高電平封鎖或門。分頻器是將50MHz的時鐘信號分頻成clk1、clk2、clk3三種頻率的方波，它們的頻率分別是500Hz、1500Hz、1Hz。500Hz對應(yīng)的音調(diào)是嘟，1500Hz對應(yīng)的音調(diào)是嘀，1Hz的信號就作時鐘驅(qū)動信號。整點報時控制器是在59分55、56、57、58、59秒從beep引腳送出clk1，整點時從beep引腳送出clk2。但是為了使每秒之間的響聲是間斷的，我們將clk1和clk2分別與clk3相與后再送入整點報時控制器，從而使beep發(fā)出嘟-嘟-嘟-嘟-嘟-

6、嘀的聲音。一、鬧鐘模塊鬧鐘模塊包括五個部分，它們分別是分頻器，鈴聲控制器，六十進(jìn)制計數(shù)器、二十四進(jìn)制計時器、比較選擇器。它的原理框圖如下，程序見附錄。分頻器和鈴聲控制器實現(xiàn)鬧鐘的鈴聲控制。分頻器將從clk送來的50MHz的時鐘信號分頻成1Hz的clk1、2Hz的clk2、3Hz的clk3、4Hz的clk4、1KHz的clkout。鈴聲控制器是在0~9s之間將clk1與clkout相與后輸出給speaker，10~22s之間將clk2與clkout相與后輸出給speaker，23~39s之間將clk3與clkout相與后輸出給speaker，40~59s之間將clk4與clkout相與后輸出給s

7、peaker。前10s一般振鈴，其后13秒較急促，再其后17秒急促，最后20秒特急促振鈴。這里的六十進(jìn)制和二十四進(jìn)制計數(shù)器就是利用上面的六十進(jìn)制計數(shù)器的模塊和二十四進(jìn)制計數(shù)器的模塊，這里就不在贅述，但是在計數(shù)器外部有些不同，在鬧鐘模塊里面只有調(diào)時時鐘而沒有驅(qū)動時鐘。比較選擇器有四組引腳，它們分別是A、B、Y、s、k，其中只有s和k是一位寬度，其他都為四位。它的作用是，當(dāng)s為高電平時，Y等于A，當(dāng)s