資源描述：
《十值TTL門(mén)電路的研究》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。
1、維普資訊http://www.cqvip.com第15卷第】期長(zhǎng)抄電力學(xué)院學(xué)報(bào){自然科學(xué)版)Vol15No12000年2月JOL]~NALOFCHANGSHAUN[VERS[¨、OFE1E(q'RICP()w豫(A_¨JRALSCIENCE】Ft．h2000十值TTL門(mén)電路的研究7-／v2／。陳書(shū)開(kāi)———————一(k沙電力學(xué)院數(shù)學(xué)；計(jì)算機(jī)系．湖南長(zhǎng)抄410077)摘要：在升紹十值TT‘非”門(mén)和與”f1電路結(jié)構(gòu)及其工作原理的基礎(chǔ)上，推出了一個(gè)十值TT與非”門(mén)電路關(guān)鍵詞：皇墮i蘭墮堡壘；十值“非”門(mén)
2、；十值“-b”fI；十值與非”門(mén)呂結(jié)芻《年句中圖分類號(hào)：TN710文獻(xiàn)標(biāo)識(shí)碼：A文章編號(hào)：1006—7140(2000)01—0026—04ResearchonDeka．valueTILGateCircuitCHFShU+ka1(Deptofhhth＆~．a(chǎn)mputer．Chng1aUnivofEl~trPower．Ct~gsba410077，(~ina)Abstract：Deka-valuelogicalgateisbasicallyelectrocircuit。fDeka—valuedigit
3、alsystemcomprised．ThecircuitconstructureandoperationalprincipleofDeka—value，rnNOT”gateand“AND”gatearein—troduced．a(chǎn)deka。valueTn“NOT—AND”gatecircuitispushedout．Keywords：TrLdrcuit；multivaluelc~c；Dekavalue“NOT”gate；Deka-wMue“AND”gate；Deka-value“NOT-AND'’g
4、ate多值邏輯已成為現(xiàn)代電子信息科學(xué)技術(shù)與計(jì)算1十值TTL“非”門(mén)電路結(jié)構(gòu)及工作機(jī)科學(xué)技術(shù)發(fā)展的一個(gè)重要方向．為提高數(shù)字系統(tǒng)原理的信息密度，國(guó)內(nèi)外許多學(xué)者都非常重視對(duì)多值邏1．1電路結(jié)構(gòu)輯電路的研究就更少，并取得了一些可喜的研究成十值“非”門(mén)實(shí)現(xiàn)的“非”運(yùn)算定義為果．許多二值邏輯中成熟的電路技術(shù)已被成功地推X=9X，(1)廣到多值邏輯領(lǐng)域，如TTL、CIVIOS、I2L、CCD、ECL其中“一”為算術(shù)減．xC-(0，1，2，?，9)．本文設(shè)計(jì)的等．從有關(guān)文獻(xiàn)報(bào)導(dǎo)來(lái)看，對(duì)三值邏輯電路和四值邏邏輯值與
5、邏輯電平的對(duì)應(yīng)關(guān)系如表1所示輯電路的研究已有較多論述．而對(duì)高值數(shù)邏輯電路表1十值邏輯值與其邏輯電平的對(duì)應(yīng)關(guān)系的研究卻較少，特別是對(duì)十值邏輯電路的研究，迄今邏輯值x邏輯電平(V)邏輯值x邏輯電平(v)還未見(jiàn)到有關(guān)論述．探究其原因主要是基數(shù)值愈高，0】36其電路結(jié)構(gòu)就愈復(fù)雜，實(shí)現(xiàn)起來(lái)也就愈困難．而人們O．8431550習(xí)慣于使用十進(jìn)制進(jìn)行計(jì)數(shù)，因此，實(shí)現(xiàn)十值數(shù)字系2+257統(tǒng)和十進(jìn)制計(jì)算機(jī)也就成為人們追求的目標(biāo)2．964收稿日期：1999—09—15基金項(xiàng)目：湖南省教委科研項(xiàng)目(97B19)作者簡(jiǎn)介：
6、陳書(shū)開(kāi)(1949)男．湖南衡南人副教授，主要n事I值數(shù)寧邏輯弓十值計(jì)算機(jī)結(jié)掏的研究維普資訊http://www.cqvip.com第15卷第1期胨書(shū)開(kāi)十值TTLfj電路的研究由表l可知，每相鄰兩個(gè)邏輯電平之差均為0．7體管的基極通過(guò)電阻接到電源上．由T、R】0v，這樣，便于用物理器件來(lái)實(shí)現(xiàn)例如硅半導(dǎo)體PN～R12組成射極輸出器，其中二級(jí)管D0的作用是將結(jié)的導(dǎo)通壓降正好為0．7v，利用PiN結(jié)的這個(gè)特A點(diǎn)電壓提升0．7V，用來(lái)樸償園丁，q發(fā)射結(jié)壓降性來(lái)實(shí)現(xiàn)十值邏輯電平，其電路結(jié)構(gòu)就會(huì)變得比較造成輸出
7、電壓下降的值，使Vo=vA(當(dāng)=簡(jiǎn)單．如圖1所示的十值TT1“非”電路．01V時(shí)除外)．12工作原理當(dāng)輸人電壓v_o1v(邏輯值o)時(shí)，輸人電路中各晶體管基極電壓V=+=08V．此電壓還無(wú)法作用于各閾值檢測(cè)器上，所以序號(hào)為偶數(shù)(如，T4，?，T)的晶體管全都處于截止?fàn)顟B(tài)此時(shí)，輸出電壓蘭一VBE19=64V(邏輯值9)，因流過(guò)R0的電流非常小，這個(gè)電阻上的壓降可忽略不計(jì)當(dāng)輸人電壓Ⅵ=0．8v(邏輯值1)時(shí)，T1、T一丁l7各晶體管基極電壓=+V=1．5V，此電壓作用于T1集電結(jié)和T2發(fā)射結(jié)上，T2管
8、深飽和導(dǎo)通，：vD×8+2=57V，輸出電壓v．==+VDO一l9=5．7V，(邏輯值8)其余各支路上的晶體管、二級(jí)管均處于截止?fàn)顟B(tài)同理，當(dāng)v=6．4v(邏輯值9)時(shí)，Tl8管深飽和導(dǎo)通，VCESl8=0．1V，該電壓使得其余各置閾晶體管集電極上串接的二極管全部截止．此時(shí)，輸出電壓V0=VA+VDo一l9=0．1V(邏輯值0)從而實(shí)現(xiàn)了十值“非”運(yùn)算．表2為其真值表，表2十值“非”門(mén)真值表t0123456789t9876543210l3輸入負(fù)載特性由圖1所示電路可知，輸人負(fù)載只要能
