半導(dǎo)體制造技術(shù)作業(yè)答案

半導(dǎo)體制造技術(shù)作業(yè)答案

ID:38210664

大小:572.48 KB

頁數(shù):6頁

時間:2019-05-27

半導(dǎo)體制造技術(shù)作業(yè)答案_第1頁
半導(dǎo)體制造技術(shù)作業(yè)答案_第2頁
半導(dǎo)體制造技術(shù)作業(yè)答案_第3頁
半導(dǎo)體制造技術(shù)作業(yè)答案_第4頁
半導(dǎo)體制造技術(shù)作業(yè)答案_第5頁
資源描述:

《半導(dǎo)體制造技術(shù)作業(yè)答案》由會員上傳分享,免費在線閱讀,更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、電子科技大學(xué)微電子與固體電子學(xué)院2013年5月8日2012-2013集成電路工藝作業(yè)參考答案第一章作業(yè)1、什么叫集成電路?寫出IC制造的5個步驟。集成電路:電阻、電容、二極管、晶體管等多個元器件制作在一個芯片上,并具有一定功能的電路。集成電路制造5步驟:硅片準(zhǔn)備、硅片制造、硅片測試和揀選、裝配和封裝、終測。2、列舉集成電路的三個發(fā)展趨勢及其實現(xiàn)手段。什么是摩爾定律?三個發(fā)展趨勢和實現(xiàn)手段:芯片性能不斷提高(實現(xiàn)手段:按比例縮小、新材料)、芯片可靠性不斷提高(實現(xiàn)手段:設(shè)計優(yōu)化、嚴(yán)格控制污染)、芯片成本不斷降低(實現(xiàn)手段:按比例縮小、增

2、加硅片直徑)。摩爾定律:IC的集成度將每一年半翻一番。3、什么是特征尺寸?目前最先進(jìn)的量產(chǎn)集成電路特征尺寸是多少?特征尺寸:芯片上的最小物理尺寸,是衡量工藝難度的標(biāo)志,代表集成電路的工藝水平。22nm(Intel)。4、請描述多晶和單晶多晶:由大小不等的晶粒組成,而晶粒由晶胞在三維空間整齊重復(fù)排列構(gòu)成,這樣的結(jié)構(gòu)叫做多晶。多晶的原子排列短程有序長程無序。單晶:晶胞在三維空間整齊重復(fù)排列,這樣的結(jié)構(gòu)叫做單晶。單晶的原子排列長程有序。第二章作業(yè)1.柵氧化層是用干法氧化還是濕法氧化生成?干法氧化2.LOCOS場氧化層是由干法氧化-濕法氧化-

3、干法摻氯氧化三步生成。解釋每一步的作用。干法氧化:形成表面層,干法氧化層致密起鈍化保護(hù)作用濕法氧化:形成主體,濕法氧化速度快在較短時間內(nèi)形成所需要的熱氧化層厚度干法摻氯氧化:形成與硅襯底的界面層,干法氧化層致密、摻氯氧化減少界面電荷3.列出熱生長氧化層在IC制造中的6種用途。形成電介質(zhì)層(柵氧)、器件隔離(場氧)、保護(hù)硅片表面(保護(hù)層)、屏蔽摻雜(注入阻擋層)、釋放應(yīng)力(墊氧層)、減小離子注入損傷及溝道效應(yīng)(注入緩沖層)第三章作業(yè)1.請解釋LPCVD中采用低壓的好處和原理。好處:膜致密、顆粒少;硅片可密集擺放;臺階覆蓋較好(主要決定于

4、反應(yīng)氣體)。原理:低壓下邊界層分子密度低,擴散輸運快,工作在表面反應(yīng)限制下。反應(yīng)物到達(dá)硅片表面后經(jīng)擴散才發(fā)生化學(xué)反應(yīng),因此膜致密、顆粒少、臺階覆蓋較好。沉積速度與輸運關(guān)系不大,因此硅片可密集擺放。2.請解釋APCVD沉積SiO2時摻P和摻B的作用。摻P:吸附可動離子電荷改善器件界面、降低玻璃的軟化點溫度易于平坦化摻B:進(jìn)一步降低回流溫度和平坦化對磷含量要求3.采用哪種供Si反應(yīng)氣體進(jìn)行LPCVD得到的SiO2具有良好的臺階覆蓋和間隙填充能力?正硅酸乙酯(TEOS)4.請解釋鈍化層使用氮化硅和PECVD工藝的原因。氮化硅致密,作為鈍化層

5、可防止水汽和污染物進(jìn)入器件內(nèi)部使用PECVD是因為鈍化層在金屬化之后制造,要求工藝溫度低于金屬熔點第四章作業(yè)1.列出并解釋濺射過程的6個步驟,并寫出濺射的3個優(yōu)點。電子科技大學(xué)微電子與固體電子學(xué)院2013年5月8日步驟:等離子體形成、高能氬離子轟擊金屬靶材、金屬原子濺射、金屬原子輸運、金屬原子沉積、尾氣排出。優(yōu)點:臺階覆蓋能力相對好、能沉積合金材料、能進(jìn)行原位濺射刻蝕(反濺)2.列出集成電路金屬互連對金屬的7種要求。電阻率低、電流密度高;粘附性好、接觸電阻低;易于沉積、間隙填充好(大馬士革);易于刻蝕、易于平坦化(大馬士革);抗溫循性

6、能好(延展性好);抗腐蝕性能好;抗應(yīng)力性能好。3.現(xiàn)代集成電路用銅互連取代鋁互連的原因是什么?簡要描述大馬士革工藝的流程。原因:銅電導(dǎo)率更低可以降低RC延遲;銅抗電遷移能力更好。大馬士革工藝流程:層間介質(zhì)沉積和圖形化、金屬填隙、金屬平坦化CMP。4.列出硅化物的3個作用。降低器件寄生電阻;降低接觸電阻;作為金屬與硅之間的粘合劑。第五章作業(yè)1.請寫出光刻的8個基本步驟氣相成底模、涂膠、軟烘、對準(zhǔn)和曝光、曝光后烘焙、顯影、堅膜、顯影后檢查。2.請列出軟烘的至少2個作用去除溶劑從而:改善膠的粘附性、優(yōu)化膠的光吸收特性和顯影能力、緩解涂膠時產(chǎn)

7、生的應(yīng)力、防止曝光時揮發(fā)污染設(shè)備。3.已知接觸孔版圖圖形為一些小方塊,如果使用正膠,掩膜版應(yīng)該是暗版還是亮版?暗版。接觸孔處待刻蝕層材料應(yīng)該去除,因此不應(yīng)被光刻膠覆蓋,因此該處光刻膠應(yīng)曝光(正膠),因此版圖圖形為透光部分,而其他部分為不透光部分,故為暗版。4.已知某臺分步重復(fù)光刻機的紫外光源波長為248nm、光學(xué)系統(tǒng)的數(shù)值孔徑為0.7、工藝因子為0.7,試計算該設(shè)備光刻的分辨率和焦深。分辨率:R=kλ/NA=0.7*248nm/0.7=248nm22焦深:DOF=λ/2(NA)=248nm/(2×0.7)=253nm第六章作業(yè)1.為什

8、么現(xiàn)代集成電路工藝多采用干法刻蝕?干法刻蝕各向異性,可以實現(xiàn)圖形精確轉(zhuǎn)移。2.待刻蝕層厚度為5000A,待刻蝕層與掩膜層選擇比為5:1,待刻蝕層與刻蝕終止層選擇比為10:1,過刻蝕時間為20%,請問需要掩膜層的最小厚度是

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動畫的文件,查看預(yù)覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負(fù)責(zé)整理代發(fā)布。如果您對本文檔版權(quán)有爭議請及時聯(lián)系客服。
3. 下載前請仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時可能由于網(wǎng)絡(luò)波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯(lián)系客服處理。