0405硬件基礎(chǔ)2.2.2

《0405硬件基礎(chǔ)2.2.2》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、2.2Intel80486微處理器體系結(jié)構(gòu)表2.1給出了Intel的CPU，從4004到PⅢ，486是主流機種中代表性、典型性、上下兼容性都很好的CPU。原則：宜粗不宜細。不講實際結(jié)構(gòu)，只能講編程結(jié)構(gòu)，即：站在程序員和用戶的角度來看結(jié)構(gòu)，這樣得到了與實際布局有差異的，但簡單得多的框圖；不會影響我們使用計算機，否則這樣的編程結(jié)構(gòu)是無意義的。2.2.1結(jié)構(gòu)特點80486是32位高性能處理器，它以提高性能和面向多處理器系統(tǒng)結(jié)構(gòu)為主要目標，它具有如下的特點：①80486采用的是單倍的時鐘頻率，即在80486C

2、PU的CLK端輸入的外部時鐘頻率就是其內(nèi)部處理器的工作時鐘頻率。②內(nèi)部包含有8K字節(jié)的指令/數(shù)據(jù)合用型高速緩存器。③內(nèi)部包含了相當于增強型80387功能的浮點協(xié)處理器。④對使用頻率較高的基本指令，由原來的微代碼控制改為硬件邏輯直接控制，并在指令執(zhí)行單元采用了RISC(ReducedInstructionSetComputing精簡指令集計算，整體提高CPU性能)技術(shù)和流水線技術(shù)。⑤采用了突發(fā)式總線傳輸方式（有效地解決CPU與存儲器之間的數(shù)據(jù)交換問題）。⑥內(nèi)部數(shù)據(jù)總線的寬度有32位、64位等多種，并分別

3、用于不同單元之間的數(shù)據(jù)通路⑦對某些內(nèi)部寄存器中部分位的內(nèi)容進行了變動和增加。⑧面向多處理器結(jié)構(gòu)，在總線接口部件上增加了總線監(jiān)視功能，增加了支持多機操作的指令。2.2.280486的內(nèi)部結(jié)構(gòu)與內(nèi)部寄存器1．內(nèi)部結(jié)構(gòu)8個邏輯部件：總線接口部件；指令預(yù)取部件；指令譯碼部件；指令執(zhí)行部件；段管理部件；頁管理部件；高速緩存部件；浮點運算部件各單元的功能圖2.3的簡化結(jié)構(gòu)圖（實驗講義P1）指令譯碼部件指令預(yù)取部件高速緩存部件總線接口部件外部數(shù)據(jù)總線32位控制總線外部地址總線32位內(nèi)部控制線內(nèi)部數(shù)據(jù)總線物理地址物理

4、地址段管理部件浮點數(shù)部件頁管理部件執(zhí)行部件線性地址邏輯地址（1）總線接口部件：完成CPU與外部總線上各種信號的交換，管理486CPU的168條引腳。通過地址驅(qū)動器輸出地址信號，以選擇外部的存儲單元或者I/O口；通過數(shù)據(jù)總線收/發(fā)器，完成內(nèi)部數(shù)據(jù)外送，把外部的數(shù)據(jù)或指令代碼取回。通過總線接口單元的相關(guān)部件，實現(xiàn)對各種控制信號、狀態(tài)信號的管理（1）指令預(yù)取部件：完成譯碼前期工作——指令取入、排隊分析、分解總線接口單元對片外存儲器的代碼段發(fā)出地址信號，從中取出代碼，經(jīng)數(shù)據(jù)總線進入指令預(yù)取單元。486有32字

5、節(jié)的代碼隊列，平均可存放10條指令（486的指令平均長度是3.2字節(jié)）（2）指令譯碼部件：完成指令譯碼對指令預(yù)取隊列的指令代碼流進行預(yù)譯碼，然后送入已譯碼的指令隊列等候執(zhí)行。預(yù)譯碼的好處？在8086中，沒有這一環(huán)節(jié)，譯碼時發(fā)現(xiàn)是轉(zhuǎn)移或調(diào)用子程序指令，則清空指令隊列，重新提取指令和裝入指令，再譯碼和執(zhí)行，花費CPU時間。而486是在執(zhí)行指令的同時完成這些動作。（3）指令執(zhí)行部件：完成指令的執(zhí)行算術(shù)、邏輯運算，數(shù)據(jù)傳送，位操作等（4）段管理部件：實施存儲器管理從286開始，引入了虛擬存儲器概念，但虛擬地址

6、最終要轉(zhuǎn)換成為實際地址（物理地址），段管理功能部件的主要任務(wù)就是把虛擬地址轉(zhuǎn)化為線性地址，以便由頁管理單元轉(zhuǎn)換為物理地址；在不采用頁管理的情況下，“線性地址”就是“物理地址”。（5）頁管理部件：把線性地址轉(zhuǎn)化為物理地址486的分頁管理是在分段管理的基礎(chǔ)上進行的，486的物理存儲器可以分為若干個大小固定為4K的頁面（用來存放即將運行的程序的指令代碼和數(shù)據(jù)），這是一種功能很強的存儲器管理方式。分頁的目的是把處理器的地址空間映像到磁盤，以便使內(nèi)存以頁為單位與磁盤進行交換，從而實現(xiàn)虛擬存儲器系統(tǒng)中的物理存儲器

7、管理。虛擬主內(nèi)存物理主內(nèi)存外部存儲器頁：：：：：：：：主內(nèi)存：：：：段CacheCPU：：：：存儲管理機制（1）Cache：集成在486芯片中的片內(nèi)Cache速度更快。片內(nèi)片外2級（2）浮點運算部件：低檔計算機為了提高運算速度，專門用一片CPU來完成計算8086配8087；80286配80287片外配置80386配80387486把協(xié)處理器集成在芯片中8個部分的功能概述，見P33①②③④⑤⑦⑧。486的流水線工作示意：P33圖2.4，每一條指令分為6個步驟完成。一個專門部件只完成個一步驟；這樣，從第六

8、個時鐘開始，每一個時鐘周期，就有一條指令執(zhí)行完成。學習CPU，重點學寄存器1．內(nèi)部寄存器重中之重按功能分為四類：基本寄存器；系統(tǒng)寄存器；調(diào)試和測試寄存器；浮點寄存器。（1）基本寄存器包括：通用寄存器；指令指針寄存器；標志寄存器；段寄存器。①通用寄存器8個32位通用寄存器8086/8088:(8個16位)AX，BX，CX，DX，SI，DI，BP，SP。80486：(8個32位)EAX，EBX，ECX，EDX，ESI，EDI，EBP，ESP。其中，AX，BX