《可編程邏輯器》PPT課件

《《可編程邏輯器》PPT課件》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。

1、8.1概述8.2現(xiàn)場(chǎng)可編程邏輯陣列（FPLA）8.3可編程陣列邏輯（PAL）84通用陣列邏輯（GAL）第八章可編程邏輯器件(PLD)8.1概述一、數(shù)字系統(tǒng)的實(shí)現(xiàn)方法：通用型SSI、MSI、LSI----模塊化設(shè)計(jì)方法專(zhuān)用集成電路（ASIC）——能把所設(shè)計(jì)的數(shù)字系統(tǒng)做成一片大規(guī)模集成電路，體積小、重量輕、功耗低，可靠性高?？删幊踢壿嬈骷≒LD）PROMPLAPALGAL低密度可編程邏輯器件（LDPLD）EPLDCPLDFPGA高密度可編程邏輯器件（HDPLD）可編程邏輯器件（PLD）按集成密度分二、可編程邏輯器件分類(lèi)基于與／或陣列結(jié)構(gòu)的器件（PROM、PLA、PAL、GAL、CPLD

2、、EPLD）基于門(mén)陣列結(jié)構(gòu)的器件（FPGA）熔絲和反熔絲編程；如：Actel的FPGA器件SRAM；如：Xilinx的FPGA器件UVEPROM；大多數(shù)的EPLD器件EEPROM器件；GAL、CPLD器件按編程工藝分按結(jié)構(gòu)分三、PLD的一般結(jié)構(gòu)表一四種PLD電路的結(jié)構(gòu)特點(diǎn)類(lèi)型與陣列或陣列輸出方式PROM固定可編程TS,OCFPLA可編程可編程TS,OC，H,LPAL可編程固定TS,I/O,寄存器GAL可編程固定可編程四、PLD電路慣用畫(huà)法PLD的互補(bǔ)輸出緩沖器PLD的三態(tài)輸出緩沖圖PLD的與門(mén)表示法PLD的或門(mén)表示法×PLD的與門(mén)缺省表示法8.2*現(xiàn)場(chǎng)可編程邏輯陣列（FPLA）現(xiàn)場(chǎng)可

3、編程邏輯陣列FPLA由可編程的與邏輯陣列和可編程的或邏輯陣列以及輸出緩沖器組成一、FPLA與ROM的比較1）電路結(jié)構(gòu)極為相似，都是由一個(gè)與邏輯陣列、一個(gè)或邏輯陣列和輸出緩沖器組成。2）ROM的與邏輯陣列是固定的，而FPLA的與邏輯陣列是可編程的。3）ROM的與邏輯陣列將輸入變量的全部最小項(xiàng)都譯出了，而FPLA的與邏輯陣列只產(chǎn)生所需要的少得多的乘積項(xiàng)。PROM的基本結(jié)構(gòu)FPLA的基本結(jié)構(gòu)8.3可編程陣列邏輯（PAL）一、PAL的特點(diǎn)PAL器件由可編程的與邏輯陣列、固定的或邏輯陣列和輸出電路三部分組成。它采用雙極型工藝制作，熔絲編程方式。二、PAL的基本電路結(jié)構(gòu)三、PAL的五種輸出電路結(jié)

4、構(gòu)1)專(zhuān)用輸出結(jié)構(gòu)a.其輸出端是一個(gè)與或門(mén)、與或非門(mén)或者是互補(bǔ)輸出結(jié)構(gòu)；b.其共同特點(diǎn)是所有設(shè)置的輸出端只能用作輸出使用；c.該結(jié)構(gòu)的PAL器件只能用來(lái)產(chǎn)生組合邏輯函數(shù)。2)可編程輸入/輸出結(jié)構(gòu)輸出端是一個(gè)具有可編程控制端的三態(tài)緩沖器，控制端由與邏輯陣列的一個(gè)乘積項(xiàng)給出。同時(shí)。輸出端有經(jīng)過(guò)一個(gè)互補(bǔ)輸出的緩沖器反饋回與邏輯陣列。3)寄存器輸出結(jié)構(gòu)a.該結(jié)構(gòu)在輸出三態(tài)緩沖器和與-或邏輯陣列的輸出之間串進(jìn)了由D觸發(fā)器組成的寄存器。同時(shí)，觸發(fā)器的狀態(tài)又經(jīng)過(guò)互補(bǔ)輸出的緩沖器反饋回與邏輯陣列的輸入端。b.該結(jié)構(gòu)不僅可以存儲(chǔ)與或邏輯陣列的輸出的狀態(tài)，而且能很方便的組成各種時(shí)序邏輯電路。四、PAL的

5、應(yīng)用用PAL16R4實(shí)現(xiàn)四位循環(huán)碼計(jì)數(shù)器（P320）五、PAL器件使用時(shí)的優(yōu)缺點(diǎn)PAL選定芯片型號(hào)后，其輸出結(jié)構(gòu)就選定；PAL有20多種不同的型號(hào)可供用戶(hù)使用；PAL器件的出現(xiàn)為數(shù)字電路的研制工作和小批量產(chǎn)品的生產(chǎn)提供了很大的方便；PAL采用的是雙極型熔絲工藝，只能一次性編程；PAL輸出方式是固定的，不能重新組態(tài)，因而編程靈活性較差。8.4通用陣列邏輯（GAL）一、GAL的特點(diǎn)1、GAL采用電可擦除的CMOS（E2CMOS）工藝制造，可反復(fù)多次編程；2、GAL采用可編程的輸出邏輯宏單元OLMC（OutputLogicMacroCell），輸出組態(tài)靈活，具有很強(qiáng)的通用性；3、GAL具有

6、加密功能。二、GAL的電路結(jié)構(gòu)1、常用的GAL器件有GAL16V8和GAL22V10兩種系列，它們的結(jié)構(gòu)基本相同；2、GAL16V8有一個(gè)32*64位的可編程與邏輯陣列；3、GAL16V8有8個(gè)輸出邏輯宏單元(OLMC)；4、10個(gè)輸入緩沖器，8個(gè)三態(tài)輸出緩沖器和8個(gè)反饋/輸入緩沖器；5、32列表示有16個(gè)輸入變量，64行表示有64個(gè)乘積項(xiàng)，共有2048個(gè)可編程點(diǎn)；6、組成“或”邏輯陣列的8個(gè)或門(mén)分別包含于8個(gè)OLMC中，每一個(gè)OLMC固定連接8個(gè)乘積項(xiàng)，不可編程。三、GAL的輸出邏輯宏單元（OLMC）1、OLMC中的或門(mén)完成或操作，有8個(gè)輸入端，固定接收來(lái)自“與”邏輯陣列的輸出，或

7、門(mén)輸出端只能實(shí)現(xiàn)不大于8個(gè)乘積項(xiàng)的與-或邏輯函數(shù)；2、或門(mén)的輸出信號(hào)送到一個(gè)受XOR（n)信號(hào)控制的異或門(mén)，完成極性選擇，當(dāng)XOR（n)=0時(shí)，異或門(mén)輸出與輸入（或門(mén)輸出）同相，當(dāng)XOR（n）=1時(shí)，異或門(mén)輸出與輸入反相；3、OLMC中的四個(gè)多路選擇器分別是輸出數(shù)據(jù)選擇器OMUX、乘積項(xiàng)數(shù)據(jù)選擇器PTMUX、三態(tài)數(shù)據(jù)選擇器TSMUX和反饋數(shù)據(jù)選擇器FMUX，它們?cè)诳刂菩盘?hào)AC0和AC1（n）的作用下，可實(shí)現(xiàn)不同的輸出電路結(jié)構(gòu)形式。四、OLMC的五種工作模