《可編程邏輯器》PPT課件.ppt

《《可編程邏輯器》PPT課件.ppt》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、第6章可編程邏輯器件6.1可編程邏輯器件的基本原理6.2可編程邏輯器件的設(shè)計(jì)技術(shù)6.3可編程邏輯器件的編程與配置1第6章可編程邏輯器件本章概要：本章介紹FPLA、PLA、GAL、EPLD和FPGA等各種類型可編程邏輯器件的電路結(jié)構(gòu)、工作原理和使用方法，并介紹可編程邏輯器件的編程方法。?知識(shí)要點(diǎn)：（1）可編程邏輯器件的分類。（2）可編程邏輯器件的結(jié)構(gòu)及特性。（3）可編程邏輯器件的編程方法。?教學(xué)安排：本章教學(xué)安排2學(xué)時(shí)。由于使用EDA手段設(shè)計(jì)電路及系統(tǒng)時(shí)，可編程邏輯器件的編程下載完全由計(jì)算機(jī)自動(dòng)完成。因此，本章學(xué)習(xí)的目的是

2、讓讀者了解可編程邏輯器件的分類和特性以及編程的初步知識(shí)。26.1可編程邏輯器件的基本原理PROM是始于1970年出現(xiàn)第一塊可編程邏輯器件PLD（ProgrammableLogicDevice），隨后可編程邏輯器件又陸續(xù)出現(xiàn)了PLA、PAL、GAL、EPLD及現(xiàn)階段的CPLD和FPGA等。可編程邏輯器件的出現(xiàn)，不僅改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法，而且促進(jìn)了EDA技術(shù)的高速發(fā)展。EDA技術(shù)是以計(jì)算機(jī)為工具，代替人去完成數(shù)字系統(tǒng)設(shè)計(jì)中各種復(fù)雜的邏輯綜合、布局布線和設(shè)計(jì)仿真等工作。設(shè)計(jì)者只需用硬件描述語言完成對(duì)系統(tǒng)功能的描述，就可

3、以由計(jì)算機(jī)軟件自行完成處理，得到設(shè)計(jì)結(jié)果。利用EDA工具進(jìn)行設(shè)計(jì)，可以極大地提高設(shè)計(jì)的效率。36.1.1可編程邏輯器件的分類可編程邏輯器件的密度分類低密度可編程邏輯器件(LDPLD)高密度可編程邏輯器件(HDPLD)可編程邏輯器件(PLD)PROMPLAPALGALEPLDCPLDFPGA41．按集成密度分類可編程邏輯器件從集成密度上可分為低密度可編程邏輯器件LDPLD和高密度可編程邏輯器件HDPLD兩類。LDPLD通常是指早期發(fā)展起來的、集成密度小于700門/片左右的PLD如ROM、PLA、PAL和GAL等。HDPLD

4、包括可擦除可編程邏輯器件EPLD（ErasableProgrammableLogicDevice）、復(fù)雜可編程邏輯器件CPLD（ComplexPLD）和FPGA三種，其集成密度大于700門/片。如Altera公司的EPM9560，其密度為12000門/片，Lattice公司的pLSI/ispLSI3320為14000門/片等。目前集成度最高的HDPLD可達(dá)25萬門/片以上。52.按編程方式分類可編程邏輯器件的編程方式分為兩類：一次性編程OTP（OneTimeProgrammable）器件和可多次編程MTP（ManyTim

5、eProgrammable）器件。OTP器件是屬于一次性使用的器件，只允許用戶對(duì)器件編程一次，編程后不能修改，其優(yōu)點(diǎn)是可靠性與集成度高，抗干擾性強(qiáng)。MTP器件是屬于可多次重復(fù)使用的器件，允許用戶對(duì)其進(jìn)行多次編程、修改或設(shè)計(jì)，特別適合于系統(tǒng)樣機(jī)的研制和初級(jí)設(shè)計(jì)者的使用。6根據(jù)各種可編程元件的結(jié)構(gòu)及編程方式，可編程邏輯器件通常又可以分為四類：①采用一次性編程的熔絲（Fuse）或反熔絲（Antifuse）元件的可編程器件，如PROM、PAL和EPLD等。②采用紫外線擦除、電可編程元件，即采用EPROM、UVCMOS工藝結(jié)構(gòu)的可

6、多次編程器件。③采用電擦除、電可編程元件。其中一種是E2PROM，另一種是采用快閃存儲(chǔ)器單元（FlashMemory）結(jié)構(gòu)的可多次編程器件。④基于靜態(tài)存儲(chǔ)器SRAM結(jié)構(gòu)的可多次編程器件。目前多數(shù)FPGA是基于SRAM結(jié)構(gòu)的可編程器件。73.按結(jié)構(gòu)特點(diǎn)分類PLD按結(jié)構(gòu)特點(diǎn)分為陣列型PLD和現(xiàn)場(chǎng)可編程門陣列型FPGA兩大類。陣列型PLD的基本結(jié)構(gòu)由與陣列和或陣列組成。簡單PLD（如PROM、PLA、PAL和GAL等）、EPLD和CPLD都屬于陣列型PLD?，F(xiàn)場(chǎng)可編程門陣列型FPGA具有門陣列的結(jié)構(gòu)形式，它有許多可編程單元（或

7、稱邏輯功能塊）排成陣列組成，稱為單元型PLD。86.2可編程邏輯器件的設(shè)計(jì)技術(shù)6.2.1概述在PLD沒有出現(xiàn)之前，數(shù)字系統(tǒng)的傳統(tǒng)設(shè)計(jì)往往采用“積木”式的方法進(jìn)行，實(shí)質(zhì)上是對(duì)電路板進(jìn)行設(shè)計(jì)，通過標(biāo)準(zhǔn)集成電路器件搭建成電路板來實(shí)現(xiàn)系統(tǒng)功能，即先由器件搭成電路板，再由電路板搭成系統(tǒng)。數(shù)字系統(tǒng)的“積木塊”就是具有固定功能的標(biāo)準(zhǔn)集成電路器件，如TTL的74/54系列、CMOS的4000/4500系列芯片和一些固定功能的大規(guī)模集成電路等，用戶只能根據(jù)需要選擇合適的集成電路器件，并按照此種器件推薦的電路搭成系統(tǒng)并調(diào)試成功。設(shè)計(jì)中，設(shè)計(jì)

8、者沒有靈活性可言，搭成的系統(tǒng)需要的芯片種類多且數(shù)目大。9PLD的出現(xiàn)，給數(shù)字系統(tǒng)的傳統(tǒng)設(shè)計(jì)法帶來新的變革。采用PLD進(jìn)行的數(shù)字系統(tǒng)設(shè)計(jì)，是基于芯片的設(shè)計(jì)或稱之為“自底向上”（Bottom-Up）的設(shè)計(jì)，它跟傳統(tǒng)的積木式設(shè)計(jì)有本質(zhì)的不同。它可以直接通過設(shè)計(jì)PLD芯片來實(shí)現(xiàn)數(shù)字系統(tǒng)功能，將原來由電路板設(shè)計(jì)完成的大部分工作