資源描述：
《開關電源PCBlayout與電容電感設計》由會員上傳分享，免費在線閱讀，更多相關內(nèi)容在教育資源-天天文庫。
1、MPSShanghaiOfficeJuly2006PowerSupplyPCBLayout/OutputCapacitorDesignPartI.PCBLayoutGuidelinesTenSimpleRules電容模型當電容器工作頻率在f0以下時:當電容器工作頻率在f0以上時:當電容器工作頻率接近f0時:諧振頻率:電容參數(shù)封裝典型電感值(nH)瓷片電容06030.808051.012061.212101.0鉭電容08051.612062.214112.324122.8電解電容表面貼6.8引腳>10電容ESRESL10uF/10V瓷片4m?1.25nH100uF/1
2、0V鉭46m?3nH470uF/10V電解100m?15nH電容并聯(lián)高頻特性電源步板基本要點之一：旁路瓷片電容的電容量不易太大,而它的寄生串聯(lián)電感量應該盡量減小。多個電容并聯(lián)能改善單個電容的阻抗特性。最小容量的瓷片電容應最靠近負載。電感模型L:電感值EPR:等效并聯(lián)電阻Cp:等效并聯(lián)電感Ac:電流環(huán)路截面結Lm:電流環(huán)路周長電感特性電感特性電源步板基本要點之二：電感的寄生串聯(lián)電容量應該盡量減小。電感引腳之間的距離越遠越好。鏡象面概念電源步板基本要點之三：避免在地層上放置任何功率或信號走線。高頻交流電流環(huán)路電源步版基本要點之四：高頻交流環(huán)路的面積應該盡量減小。過孔(V
3、IA)的例子電源步版基本要點之五：過孔放置不應破壞高頻交流電流在地層上路徑。PCB板層分割電源步版基本要點之六：摸擬電源層與數(shù)字地層不應有重疊。信號層應有相應的地層。降壓式(BUCK)電源：功率部分電流和電壓波形降壓式電源排版差的例子電路等效圖MinimizeTheseInductancesPCBTrace-Via電感估算PCBTrace長1inch(2.54cm),PCB層厚0.1mmPCBTrace約為20nH/inchVia高1.6mmVia直經(jīng)0.5mmVia約為0.6nH/Via電源步版基本要點之七：要減小PCB走線的電感，減小PCB走線長度要減?。校茫逻^
4、孔的電感，放置多個過孔PCBTrace-Via電感估算電源步版基本要點之八：SW焊盤面積要盡量小。SW焊盤下不要走信號線。SW焊盤與信號線之間需電源層或地層隔離。焊盤(PAD)和旁路電容的放置焊盤旁路電容降壓式電源排版的例子電源排版基本要點之九：功率器件所組成的電流環(huán)路面積要小。降壓式電源排版的例子電源排版基本要點之十：功率器件接功率地信號器件接信號地功率地與信號地單點連接（一根很短導線或一個或多個過孔）PartII.OutputCapacitorDesignRippleVoltageAnalysis高頻輸出瓷片電容特性Y5V電容值隨工作電壓而變化大Y5VESR值隨
5、工作電壓而變化大Y5V電容值隨溫度而變化大高頻輸出瓷片電容特性10uF/10VY5V與1uF/10VX7R性能相差不大輸出濾波電容電路分析四顆1500μF，80m?電解電容并聯(lián)后電容值是6000μF，ESR是20m?電感紋波電流(ΔIL)為4.2A，輸出紋波電壓84mV(80x4.2/4)能不能并聯(lián)一個或多個瓷片電容來減小輸出電壓紋波值？運用直流電路分析方式：PSPICEAC模擬(圖A)瞬態(tài)模擬(圖B)不能將輸出電容的阻抗簡單地轉(zhuǎn)換成ESR來進行電路分析輸出濾波電容電路分析輸出濾波電容電路分析C1和C2的阻抗為：并聯(lián)后的CEQ和REQ為:輸出濾波電容電路分析當C1=
6、C2和R1=R2，CEQ和REQ才與頻率無關。此時：如有n顆同一電容并聯(lián),并聯(lián)后的CEQ和REQ為:重新分析由四顆1500μF電解電容(C1)和一顆1μF瓷片電容(C2)所組成的輸出濾波電路:輸出濾波電容電路分析計算和模擬結果fS@300KHz1顆1μF1顆10μF2顆10μF3顆10μFZC120m?20m?20m?20m?ZC2530m?53m?27m?18m?ΔIC14.05A3.05A2.41A2.00AΔIC20.15A1.15A1.79A2.20AΔVOUT81mV61mV48mV40mVΔVOUT(PSPICE模擬)83mV63mV50mV42mV當輸
7、出瓷片電容由一顆增加到三顆，輸出紋波電壓值(ΔVOUT)被穩(wěn)定地控制在50mV以下。通過公式計算出來的ΔVOUT為40mV，而通過PSPICE模擬計算出來的ΔVOUT是42mV。輸出濾波電容電路分析(A)四顆1500μF電解和一顆10μF瓷片并聯(lián)(B)四顆1500μF電解和二顆10μF瓷片并聯(lián)(C)四顆1500μF電解和三顆10μF瓷片并聯(lián)PSPICE模擬電路圖PartIII.InductorCapacitanceEffectonVDSLxDSL傳播速度圖ADSL/ADSL2可選用開關頻率大于1.1MHz的電源穩(wěn)壓器ADSL2＋可選用開關頻率大于2.2MHz的電
