資源描述：
《EDA-數(shù)字秒表設計》由會員上傳分享，免費在線閱讀，更多相關內容在工程資料-天天文庫。
1、實用文檔電子設計自動化大作業(yè)題目數(shù)字秒表設計學院控制科學與工程學院班級自動化0803姓名學號二OO一一年五月十二日文案大全實用文檔題目：數(shù)字秒表的設計一、設計要求：(1)數(shù)字秒表的計時精度是10ms;(2)復位開關可以在任何情況下使用，計時在計時過程中，只要按一下復位開關，計時器就清零，并做好下次計時的準備；（3）具有啟/停開關，即按一下啟/停開關，啟動計時器開始計時，再按一下啟/停開關則停止計時。(4)數(shù)字秒表的計時范圍是0秒~59分59.99秒，顯示的最長時間為59分59秒二、總體設計：1、總體結構圖通過3-8譯碼器控制8位數(shù)碼管的亮
2、滅Sel模塊選擇輸入信號控制選擇模塊輸出的數(shù)據(jù)時鐘的分秒和毫秒輸入到CHOICE中通過數(shù)據(jù)的編碼控制數(shù)碼管的顯示文案大全實用文檔2、各模塊功能1)SEL模塊：將掃描信號輸給選擇(CHOICE)模塊2）選擇模塊：按掃描信號的指定選擇輸出3）3-8譯碼模塊：通過SEL給的信號來控制8位數(shù)碼管位的亮滅4）計時模塊：分別對毫秒，秒，分計時5)顯示模塊：通過CHOICE模塊的輸出信號來控制三、單元模塊設計1、模塊名:sel模塊設計（1）模塊功能:CLK為掃描時鐘脈沖，SELOUT端不停的發(fā)出掃描到的信號（2）端口定義:CLK為信號輸入端SELOUT
3、[2..0]為選擇到的信號輸出（3）VHDL源程序libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityselisport(clk:instd_logic;selout:outstd_logic_vector(2downto0));endsel;architectureoneofselis文案大全實用文檔signalcount:std_logic_vector(2downto0);beginprocess(clk)beginifclk'eve
4、ntandclk='1'thenif(count="101")thencount<="000";elsecount<=count+1;endif;endif;endprocess;selout<=count;endone;（4）仿真結果說明：來一個上升沿，SELOUT的值增1，可以證明模塊是正確的。2、模塊名:選擇模塊設計文案大全實用文檔（1）模塊功能:按掃描信號的指定選擇輸出（2）端口定義:a,b,c為控制信號；data1[3..0],data2[3..0],data3[3..0],data4[3..0],data5[3..0],dat
5、a6[3..0]分別是毫秒的低位，毫秒的高位，秒的低位，秒的高位，分的低位，分的高位的數(shù)據(jù)值；ch_out[3..0]為選擇輸出端。（3）VHDL源程序libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitychoiceisport(a,b,c:instd_logic;data1,data2,data3,data4,data5,data6:instd_logic_vector(3downto0);ch_out:outstd_logic_vect
6、or(3downto0));endchoice;文案大全實用文檔architecturebehaveofchoiceissignalch:std_logic_vector(2downto0);beginch(2)<=c;ch(1)<=b;ch(0)<=a;process(ch)begincasechiswhen"000"=>ch_out<=data1;when"001"=>ch_out<=data2;when"010"=>ch_out<=data3;when"011"=>ch_out<=data4;when"100"=>ch_out<=d
7、ata5;when"101"=>ch_out<=data6;whenothers=>null;endcase;endprocess;endbehave;（4）仿真結果說明：abc的值遞增，ch_out選擇輸出data1,data2,data3,data4,data5,data6的值，證明模塊是正確的3、模塊名:3-8譯碼模塊設計文案大全實用文檔（1）模塊功能:通過SEL給的信號來控制8位數(shù)碼管位的亮滅。（2）端口定義:輸入端SEL[2..0]值大小來選擇輸出Q的值輸出端Q[7..0]來控制燈哪位亮（3）VHDL源程序LIBRARYieee
8、;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;ENTITYdecode3_8ISPORT(SEL:INstd_logic
