資源描述：
《Xilinx原語的使用方法1》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。
1、Xilinx原語的使用方法13.4Xilinx公司原語的使用方法原語，其英文名字為Primitive，是Xilinx針對(duì)其器件特征開發(fā)的一系列常用模塊的名字，用戶可以將其看成Xilinx公司為用戶提供的庫函數(shù)，類似于C++中的“cout”等關(guān)鍵字，是芯片中的基本元件，代表FPGA中實(shí)際擁有的硬件邏輯單元，如LUT，D觸發(fā)器，RAM等，相當(dāng)于軟件中的機(jī)器語言。在實(shí)現(xiàn)過程中的翻譯步驟時(shí)，要將所有的設(shè)計(jì)單元都轉(zhuǎn)譯為目標(biāo)器件中的基本元件，否則就是不可實(shí)現(xiàn)的。原語在設(shè)計(jì)中可以直接例化使用，是最直接的代碼輸入方式，其和HDL語言的關(guān)系，類似于匯編語言和C語言的關(guān)系。Xil
2、inx公司提供的原語，涵蓋了FPGA開發(fā)的常用領(lǐng)域，但只有相應(yīng)配置的硬件才能執(zhí)行相應(yīng)的原語，并不是所有的原語都可以在任何一款芯片上運(yùn)行。在Verilog中使用原語非常簡單，將其作為模塊名直接例化即可。本節(jié)以Virtex-4平臺(tái)介紹各類原語，因?yàn)樵撓盗械脑Z類型是最全面的。其它系列芯片原語的使用方法是類似的。Xilinx公司的原語按照功能分為10類，包括：計(jì)算組件、I/O端口組件、寄存器和鎖存器、時(shí)鐘組件、處理器組件、移位寄存器、配置和檢測(cè)組件、RAM/ROM組件、Slice/CLB組件以及G比特收發(fā)器組件。下面分別對(duì)其進(jìn)行詳細(xì)介紹。3.4.1計(jì)算組件計(jì)算組件指
3、的就是DSP48核，也有人將其稱為硬件乘法器，功能描述如表3-6所示。表3-6計(jì)算組件清單DSP48其結(jié)構(gòu)為一個(gè)18*18比特的有符號(hào)乘法器，且在后面還級(jí)聯(lián)了一個(gè)帶有可配置流水線的3輸入加法器DSP48核由一個(gè)18比特的乘法后面級(jí)聯(lián)一個(gè)48比特的加法器，乘法器和加法器的應(yīng)用位寬分別可以在18、48比特內(nèi)任意調(diào)整。其在乘加模塊中有廣泛應(yīng)用，特別是各類濾波器系統(tǒng)中，不僅可以提高系統(tǒng)穩(wěn)定性，還能夠節(jié)省邏輯資源且工作在高速模式下。其在Verilog中的例化模版為：modulefpga_v4_dsp48(BCOUT,P,PCOUT,A,B,BCIN,C,CARRYIN,
4、CARRYINSEL,CEA,CEB,CEC,CECARRYIN,CECINSUB,CECTRL,CEM,CEP,CLK,OPMODE,PCIN,RSTA,RSTB,RSTC,RSTCARRYIN,RSTM,RSTP,SUBTRACT);output[17:0]BCOUT;output[47:0]P,PCOUT;//input[17:0]A,B;//input[47:0]C,PCIN;input[1:0]CARRYINSEL;input[6:0]OPMODE;inputBCIN,CARRYIN,CEA,CEB,CEC,CECARRYIN,CECINSUB,CE
5、CTRL,CEM,CEP,CLK,RSTA,RSTB,RSTC,RSTCARRYIN,RSTM,RSTP,SUBTRACT;//對(duì)DSP48原語的功能進(jìn)行配置。DSP48#(.AREG(1),//NumberofpipelineregistersontheAinput,0,1or2.BREG(1),//NumberofpipelineregistersontheBinput,0,1or2.B_INPUT("DIRECT"),//BinputDIRECTfromfabricorCASCADEfromanotherDSP48.CARRYINREG(1),//Num
6、berofpipelineregistersfortheCARRYINinput,0or1.CARRYINSELREG(1),//NumberofpipelineregistersfortheCARRYINSEL,0or1.CREG(1),//NumberofpipelineregistersontheCinput,0or1.LEGACY_MODE("MULT18X18S"),//Backwardcompatibility,NONE,MULT18X18orMULT18X18S.MREG(1),//Numberofmultiplierpipelineregist
7、ers,0or1.OPMODEREG(1),//NumberofpipelineregsitersonOPMODEinput,0or1.PREG(1),//NumberofpipelineregistersonthePoutput,0or1.SUBTRACTREG(1)//NumberofpipelineregistersontheSUBTRACTinput,0or1)fpga_v4_dsp48(.BCOUT(BCOUT),//18-bitBcascadeoutput.P(P),//48-bitproductoutput.PCOUT(PCOUT),//48-b
8、itcascadeoutput.A(A
