資源描述：
《ModelSim(自學(xué))》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。
1、4.3ModelSim的使用內(nèi)容概要4.3.1ModelSim簡介4.3.2設(shè)計輸入4.3.3ModelSim功能仿真1ModelSim功能仿真舉例?打開源程序?1?編譯設(shè)計文件和仿真文件?2?加載設(shè)計到仿真器?3?向wave窗口添加需要仿真的信號?4?修改源程?運(yùn)行仿真?5序?未通?通過?保存仿真波形過?621、主窗口工作區(qū)命令行操作區(qū)庫標(biāo)簽?設(shè)計加載以前，命令行操作區(qū)的提示符為ModelSim>?無需加載設(shè)計，可以查看幫助，編輯庫，編輯源代碼?設(shè)計加載以后，提示符為VSIM>?只有將設(shè)計加載，才能進(jìn)行仿真！32、ModelSim用戶界面?在View菜單下可以打開
2、source、list、wave、signals等窗口，用來測試仿真、調(diào)試仿真。源代碼窗口(source)主窗口(main)結(jié)構(gòu)窗口(structure)波形和列表窗口(wave&list)進(jìn)程窗口(process)信號和變量窗口(signals&variables)數(shù)據(jù)流窗口(dataflow)49種窗口的用途?有9種窗口，利用菜單View可以打開所有窗口或某個窗口?main——創(chuàng)建新庫，選擇要加載的設(shè)計，編譯、仿真設(shè)計?structure——顯示設(shè)計結(jié)構(gòu)的層次化視圖?source——分色顯示源代碼，可設(shè)置斷點(diǎn)，可單步運(yùn)行代碼?signals——顯示structu
3、re窗口當(dāng)前范圍內(nèi)HDL條目的信號名稱和值，內(nèi)容可隨structure窗口選定內(nèi)容改變?process——顯示明顯的和隱含的進(jìn)程?variables——列出HDL條目的名稱（Verilog：寄存器型變量）?dataflow——對VHDL信號或Verilog網(wǎng)線進(jìn)行圖示化的跟蹤，內(nèi)嵌波形窗口?wave——查看仿真結(jié)果的波形?list——以表格形式顯示仿真結(jié)果54.3.2設(shè)計輸入?既可以在ModelSim中進(jìn)行設(shè)計輸入（即編寫VerilogHDL源程序和測試文件），也可以在QuartusⅡ中輸入。?但在ModelSim中不支持中文顯示，注釋只能是英文！設(shè)計實(shí)例1.設(shè)計一
4、個八位計數(shù)器，每來一個時鐘，加1計數(shù)，并具有異步復(fù)位功能（高有效）；2.使用ModelSim進(jìn)行設(shè)計輸入、功能仿真。6設(shè)計輸入過程1、啟動ModelSim“開始>所有程序>ModelSimSE5.6>ModelSim”命令2、改變當(dāng)前工作目錄?事先在資源管理器下新建一個工作目錄（最好與頂層設(shè)計同名）；?File>ChangeDirectory菜單命令所有路徑名必3、創(chuàng)建設(shè)計庫（默認(rèn)為work）須是英文!?File>New>Library菜單命令4、編寫新的源程序?File>New>Source>Verilog菜單命令5、編寫Verilog測試文件71、啟動Model
5、Sim1、啟動ModelSim?執(zhí)行“開始>所有程序>ModelSimSE5.6>ModelSim”，啟動ModelSim，出現(xiàn)ModelSim的主窗口。2、改變當(dāng)前工作目錄?事先在資源管理器下新建一個工作目錄（最好與頂層設(shè)計同名）；?在主窗口中執(zhí)行File>ChangeDirectory菜單命令，彈出ChooseDirectory對話框，選擇新建的目錄為當(dāng)前工作目錄。82、改變當(dāng)前工作目錄?再單擊OK按鈕，則在Main窗口中會顯示出相應(yīng)的信息：一定要雙擊所需要的目錄沒有加載設(shè)計模塊時顯示此信息93、創(chuàng)建設(shè)計庫庫是用以存放已編譯設(shè)計單元的目錄?在編譯任何HDL代碼之
6、前，要建立一個設(shè)計庫來存放編譯結(jié)果。?執(zhí)行File>New>Library菜單命令，在當(dāng)前工作目錄下創(chuàng)建一個新的記錄編譯過程的設(shè)計庫，即一個子目錄，默認(rèn)為work。?ModelSim在此目錄中保存了名為_info的特殊文件。?建議：在一個設(shè)計目錄下創(chuàng)建不同的庫來存放用于前仿真和后仿真的編譯結(jié)果，如建立s_work來記錄布線后仿真所需的編譯結(jié)果。?如果以前已創(chuàng)建好設(shè)計庫，則以后每次打開源程序和測試文件時，不必再創(chuàng)建新的設(shè)計庫。10建庫的圖形界面選擇此選項并鍵入庫名114、編寫新的源程序?執(zhí)行File>New>Source>Verilog菜單命令，彈出文本編輯畫面，缺省
7、文件名為Untitled-1.v；?編寫Verilog源程序，執(zhí)行File>Save菜單命令將文件保存為counter.v。modulecounter(count,clk,rst);output[7:0]count;inputclk,rst;reg[7:0]count;always@(posedgeclkorposedgerst)if(rst)//異步清零count=8'h00;elsecount=count+8'h01;endmodule125、編寫Verilog測試文件?在文本編輯畫面中執(zhí)行File>New>Verilog菜單命令，新建Verilog測試文件
