資源描述：
《基于FPGA的數(shù)字頻率計(jì)設(shè)計(jì)【開題報(bào)告+文獻(xiàn)綜述+畢業(yè)論文】》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。
1、本科畢業(yè)論文系列開題報(bào)告電氣工程及其自動(dòng)化基于FPGA的數(shù)字頻率計(jì)設(shè)計(jì)一、課題研究意義及現(xiàn)狀在電子測(cè)量領(lǐng)域中，頻率測(cè)量的精確度是最高的，可達(dá)10—10數(shù)量級(jí)。因此，在生產(chǎn)過程中許多物理量，例如溫度、壓力、流量、液位、PH值、振動(dòng)、位移、速度、加速度，乃至各種氣體的百分比成分等均用傳感器轉(zhuǎn)換成信號(hào)頻率，然后用數(shù)字頻率計(jì)來測(cè)量，以提高精確度。國(guó)際上數(shù)字頻率計(jì)的分類很多。因計(jì)數(shù)式頻率計(jì)的測(cè)量功能繁多，用途很廣。所以根據(jù)儀器具有的功能，電子計(jì)數(shù)器有通用和專用之分。通用型計(jì)數(shù)器：是一種具有多種測(cè)量功能、多種用
2、途的萬能計(jì)數(shù)器。它可測(cè)量頻率、周期、多周期平均值、時(shí)間間隔、累加計(jì)數(shù)、計(jì)時(shí)等；若配上相應(yīng)插件，就可測(cè)相位、電壓、電流、功率、電阻等電量；配上適當(dāng)?shù)膫鞲衅?，還可進(jìn)行長(zhǎng)度、重量、壓力、溫度、速度等非電量的測(cè)量。專用計(jì)數(shù)器：指專門用來測(cè)量某種單一功能的計(jì)數(shù)器。如頻率計(jì)數(shù)器，只能專門用來測(cè)量高頻和微波頻率；時(shí)間計(jì)數(shù)器，是以測(cè)量時(shí)間為基礎(chǔ)的計(jì)數(shù)器，其測(cè)時(shí)分辨力和準(zhǔn)確度很高，可達(dá)ns數(shù)量級(jí)；特種計(jì)數(shù)器，它具有特種功能，如可逆計(jì)數(shù)器、預(yù)置計(jì)數(shù)器、差值計(jì)數(shù)器、倒數(shù)計(jì)數(shù)器等，用于工業(yè)和自控技術(shù)等方面。數(shù)字頻率計(jì)按頻段
3、分類低速計(jì)數(shù)器：最高計(jì)數(shù)頻率＜10MHz；中速計(jì)數(shù)器：最高計(jì)數(shù)頻率10—100MHz；高速計(jì)數(shù)器：最高計(jì)數(shù)頻率＞100MHz；微波頻率計(jì)數(shù)器：測(cè)頻范圍1—80GHz或更高。目前國(guó)際國(guó)內(nèi)通用數(shù)字頻率計(jì)的主要技術(shù)參數(shù)：頻率測(cè)量范圍：電子計(jì)數(shù)器的測(cè)頻范圍，低端大部分從10Hz開始；高端則以不同型號(hào)的頻率計(jì)而異。因此高端頻率是確定低、中、高速計(jì)數(shù)器的依據(jù)。如果裝配相應(yīng)型號(hào)的變頻器，各種類型的數(shù)字頻率計(jì)的測(cè)量上限頻率，可擴(kuò)展十倍甚至幾十倍。周期測(cè)量范圍：數(shù)字頻率計(jì)最大的測(cè)量周期，一般為10s，可測(cè)周期的最小時(shí)
4、間，依不同類型的頻率計(jì)而定。對(duì)于低速通用計(jì)數(shù)器最小時(shí)間為1us；對(duì)中速通用計(jì)數(shù)器可小到10us。晶體振蕩器的頻率穩(wěn)定度：晶體振蕩器的頻率穩(wěn)定度，是決定頻率計(jì)測(cè)量誤差的一個(gè)重要指標(biāo)?？捎妙l率準(zhǔn)確度、波動(dòng)、時(shí)基穩(wěn)定度、秒級(jí)頻率穩(wěn)定度等指標(biāo)，來描述晶體振蕩器的性能。輸入靈敏度：輸入靈敏度是指在測(cè)頻范圍內(nèi)能夠保證正常工作的最小輸入電壓。目前通用計(jì)數(shù)器一般都設(shè)計(jì)十二個(gè)輸入通道。本次研究的課題是利用可編程邏輯器件（FPGA）來實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)。FPGA是具有多層次描述系統(tǒng)硬件功能的能力，具有現(xiàn)場(chǎng)可編程在系統(tǒng)
5、調(diào)試的功能，能夠在產(chǎn)品設(shè)計(jì)開發(fā)、制造過程中對(duì)產(chǎn)品中的器件、電路板甚至整個(gè)電子系統(tǒng)的邏輯和功能隨時(shí)進(jìn)行組態(tài)或重組。這樣我們可以不必了解硬件的結(jié)構(gòu)，而且在FPGA對(duì)電路進(jìn)行行為描述后能進(jìn)行仿真和糾錯(cuò)，然后通過邏輯綜合優(yōu)化工具生成具體的門級(jí)邏輯電路的網(wǎng)表，下載到具體的CPLD器件中去，實(shí)現(xiàn)電路設(shè)計(jì)。由于它不僅涉及到軟件編程，而且軟硬件結(jié)合設(shè)計(jì)，使頻率計(jì)的測(cè)量頻率準(zhǔn)確度、可靠性大大增加，另外，從體積和價(jià)格的角度考慮，用FPGA設(shè)計(jì)實(shí)現(xiàn)頻率計(jì)存在更大的優(yōu)勢(shì)。二、課題研究的主要內(nèi)容和預(yù)期目標(biāo)1.主要內(nèi)容設(shè)計(jì)并制
6、作一個(gè)8位數(shù)字頻率計(jì)，主控部分應(yīng)用FPGA實(shí)現(xiàn)。附加必要的外圍設(shè)備拓展（如結(jié)果顯示、必要調(diào)整等）；被測(cè)頻率范圍00000000-99999999HZ；能近似分析頻率計(jì)的測(cè)頻精度；綜合研究輸入靈敏度和頻率穩(wěn)定度特征等參數(shù)。2.預(yù)期目標(biāo)預(yù)期完成一個(gè)數(shù)字頻率計(jì)，利用主要以FPGA器件來完成，并最終完成軟硬件結(jié)合通過,包括數(shù)字頻率計(jì)前端信號(hào)的放大整形處理,數(shù)字頻率計(jì)的VHDL設(shè)計(jì)實(shí)現(xiàn)，以及數(shù)字頻率計(jì)的FPGA制作三方面的內(nèi)容，重點(diǎn)是數(shù)字頻率計(jì)的VHDL設(shè)計(jì)實(shí)現(xiàn)，運(yùn)用模塊化的思想設(shè)計(jì)實(shí)現(xiàn)數(shù)字頻率計(jì)設(shè)計(jì)的全部過
7、程，包括模塊的劃分和相應(yīng)模塊的VHDL設(shè)計(jì)實(shí)現(xiàn)。在實(shí)際制作中采用了直接測(cè)頻法。利用延時(shí)產(chǎn)生的時(shí)基門控信號(hào)來控制閘門，通過在單位時(shí)間內(nèi)計(jì)數(shù)器記錄下的脈沖個(gè)數(shù)計(jì)算出輸入信號(hào)的頻率，經(jīng)過BCD模塊的轉(zhuǎn)換最終送入LED中顯示。這樣制作出來的頻率計(jì)具有了FPGA的穩(wěn)定性和成熟性，且具有可控制能力。上述功能主要由六個(gè)部分組成：被測(cè)信號(hào)調(diào)理電路主要完成對(duì)被測(cè)信號(hào)進(jìn)行轉(zhuǎn)換，使它變?yōu)橛?jì)數(shù)器可用的脈沖信號(hào)，然后輸入到計(jì)數(shù)器中；門控電路相當(dāng)于開關(guān)，通過使能端，利用高低電平的轉(zhuǎn)換來實(shí)現(xiàn)計(jì)數(shù)器及鎖存器的工作狀態(tài)，高電平為計(jì)數(shù)
8、器開始工作，低電平為計(jì)數(shù)器清零；計(jì)數(shù)器計(jì)下一定時(shí)間內(nèi)被測(cè)信號(hào)的脈沖個(gè)數(shù)，然后發(fā)送到鎖存器，鎖存器記錄計(jì)數(shù)器所計(jì)的個(gè)數(shù)，動(dòng)態(tài)位選擇模塊用來驅(qū)動(dòng)數(shù)碼管顯示頻率測(cè)量的數(shù)據(jù)，分時(shí)的選擇各個(gè)數(shù)碼管進(jìn)行顯示；BCD譯碼模塊和7段數(shù)碼管用來轉(zhuǎn)換和顯示測(cè)量的結(jié)果。三、課題研究的方法及措施1．研究方法首先要對(duì)數(shù)字頻率計(jì)的原理和FPGA進(jìn)行一定了解，這需要查閱一定的資料，清楚該系統(tǒng)所需要實(shí)現(xiàn)的功能以及如何實(shí)現(xiàn)這些功能,FPGA的原理和其所能實(shí)現(xiàn)的功能。因?yàn)楸敬窝芯客瓿傻闹饕菍?duì)數(shù)字頻率計(jì)
