資源描述:
《基于FPGA的頻率計(jì)的設(shè)計(jì)【開題報(bào)告+文獻(xiàn)綜述+畢業(yè)論文】》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。
1、本科畢業(yè)論文系列開題報(bào)告電子信息工程基于FPGA的頻率計(jì)的設(shè)計(jì)一、課題研究意義及現(xiàn)狀電子計(jì)數(shù)器(測量頻率儀器)于20世紀(jì)50年代初期問世,它是出現(xiàn)最早,發(fā)展最快的一類數(shù)字式儀器。今天的電子計(jì)數(shù)器與初期相比,面貌已煥然一新。就功能而言,早已沖破了初期只能測量頻率的范圍,成為一機(jī)多能的儀器;就其所采用的元件而言,不但早已晶體管化,并且已經(jīng)大量采用集成電路,特別是近幾年來采用了大規(guī)模集成電路,使儀器在小型化,耗電,可靠性各方面都有了很大的改善。目前,電子計(jì)數(shù)器已經(jīng)完全取代了模擬式頻率測量儀器。電子計(jì)數(shù)器分為四大類:通用計(jì)數(shù)器,頻率計(jì)數(shù)器,時(shí)間計(jì)數(shù)器,特種計(jì)數(shù)器。通用計(jì)數(shù)器是具有多種測量
2、功能,可以測量頻率,周期,多周期平均,時(shí)間間隔等等功能,配上傳感器,還可以測量長度,位移,重量,壓力,溫度等等。頻率計(jì)數(shù)器是專門用來測量高頻和微波頻率的計(jì)數(shù)器,功能只有測頻率和計(jì)數(shù),頻率范圍很寬。時(shí)間計(jì)數(shù)器是以時(shí)間測量為基礎(chǔ)的計(jì)數(shù)器,測量的準(zhǔn)確度很高。特種計(jì)數(shù)器具有特種功能[1]。隨著現(xiàn)代科學(xué)技術(shù)的發(fā)展,頻率及時(shí)間的測量以及它們的控制技術(shù)在科學(xué)技術(shù)各領(lǐng)域,特別是在計(jì)量學(xué)、電子技術(shù)、信息科學(xué)、通信、天文和電子儀器等領(lǐng)域占有越來越重要的地位。從國際發(fā)展的趨勢上看,頻率標(biāo)準(zhǔn)的準(zhǔn)確度和穩(wěn)定度提高得非???,幾乎是每隔6至8年就提高一個(gè)數(shù)量級。本文采用VHDL來設(shè)計(jì)頻率計(jì)。VHDL(Very
3、HighSpeedIntegratedCircuitHardwareDescriptionLanguage,超高速集成電路硬件描述語言)誕生于1982年,是由美國國防部開發(fā)的一種快速設(shè)計(jì)電路的工具,目前已經(jīng)成為IEEE(TheInstituteofElectricalandElectronicsEngineers)的一種工業(yè)標(biāo)準(zhǔn)硬件描述語言。相比傳統(tǒng)的電路系統(tǒng)的設(shè)計(jì)方法,VHDL具有多層次描述系統(tǒng)硬件功能的能力,支持自頂向下(ToptoDown)和基于庫(LibraryBased)的設(shè)計(jì)的特點(diǎn),因此設(shè)計(jì)者可以不必了解硬件結(jié)構(gòu)。從系統(tǒng)設(shè)計(jì)入手,在頂層進(jìn)行系統(tǒng)方框圖的劃分和結(jié)構(gòu)設(shè)計(jì),
4、在方框圖一級用VHDL對電路的行為進(jìn)行描述,并進(jìn)行仿真和糾錯(cuò)。二、課題研究的主要目標(biāo)任務(wù)和預(yù)期目標(biāo)主要任務(wù):本設(shè)計(jì)一種基于VHDL語言的FPGA技術(shù)的數(shù)字頻率計(jì),用十進(jìn)制數(shù)碼管顯示被測信號的頻率。主要內(nèi)容:設(shè)計(jì)一個(gè)基于可編程邏輯實(shí)現(xiàn)的簡易數(shù)字頻率計(jì)。基本要求:1、建議選用Altera公司的DEII硬件平臺(tái),選用QUARTUSII為集成開發(fā)環(huán)境。2、要求實(shí)現(xiàn)整個(gè)系統(tǒng)的設(shè)計(jì)。3、對信號發(fā)生器輸入的信號能顯示測得的頻率。4、精確到個(gè)位。預(yù)期目標(biāo):⑴學(xué)習(xí)了解數(shù)字頻率計(jì)的基本原理。⑵學(xué)習(xí)掌握了可編程邏輯器件的應(yīng)用⑶編程實(shí)現(xiàn)一種基于VHDL的數(shù)字頻率計(jì)。⑷完成一篇應(yīng)用性論文。三、課題研究的方
5、法及措施首先是查閱書籍,了解關(guān)于數(shù)字頻率計(jì)設(shè)計(jì)的一些基本原理,比如VHDL應(yīng)用原理、數(shù)字頻率計(jì)在軟硬件設(shè)計(jì)等;然后通過收集相關(guān)論文,找出最新、最合理的設(shè)計(jì)方案來設(shè)計(jì)簡易數(shù)字頻率計(jì)。50M測量信號分頻器測頻控制器計(jì)數(shù)器鎖存器譯碼器如上圖所示就是一個(gè)基本的軟件設(shè)計(jì)框圖。(1)首先產(chǎn)生一個(gè)標(biāo)準(zhǔn)的時(shí)鐘信號,作為閘門信號,在閘門信號有效的時(shí)間內(nèi)開啟計(jì)數(shù)器,對輸入的波形進(jìn)行計(jì)數(shù),也就是對單位時(shí)間內(nèi)被測信號的周期數(shù)進(jìn)行累計(jì)。所以必須設(shè)計(jì)一個(gè)測頻控制器(2)在閘門信號有效時(shí)間范圍內(nèi),對輸入的信號進(jìn)行計(jì)數(shù)。主要是通過計(jì)數(shù)器的開啟,對被測信號在單位時(shí)間內(nèi)的重復(fù)的次數(shù)進(jìn)行測量。所以必須設(shè)計(jì)一個(gè)計(jì)數(shù)器。
6、(3)對所得的數(shù)據(jù)進(jìn)行處理,并將其顯示。主要顯示的方法是將所得數(shù)據(jù)顯示在數(shù)碼管上。因此必須設(shè)計(jì)一個(gè)鎖存器和譯碼器。最后寫好論文和答辯PTT,進(jìn)行畢業(yè)答辯。四、課題研究進(jìn)度計(jì)劃畢業(yè)設(shè)計(jì)期限:自2010年10月1日至2011年6月25日。第一階段(4周):搜集資料,分析課題,系統(tǒng)總體方案設(shè)計(jì),完成開題報(bào)告、文獻(xiàn)綜述。第二階段(4周):設(shè)計(jì)與寫論文,硬件電路與軟件程序設(shè)計(jì),撰寫設(shè)計(jì)報(bào)告與論文。第三階段(4周):設(shè)計(jì)作品完善,文論修改。五、參考文獻(xiàn)[1]王保強(qiáng),竇文,白紅.高精度測頻方案設(shè)計(jì)[J].成都信息工程學(xué)院學(xué)報(bào),2002,17(2):77~81.[2]孫華錦.基于VHDL語言的電
7、子設(shè)計(jì)自動(dòng)化及其應(yīng)用[J].西安:西北工業(yè)大學(xué),2002.3.[3]李建忠.單片機(jī)原理及應(yīng)用[M].西安:西安電子科技大學(xué)出版社,2002.[4]唐俊翟,許雷,張群瞻.單片機(jī)原理與應(yīng)用[M].北京:冶金工業(yè)出版社,2003.6(7),10~11.[5]趙明安.用89C51開發(fā)的1000MHZ八位數(shù)字頻率計(jì)[J].電子制作,2001,(2):30~31.[6]公茂法,孫皓,呂常智.簡易數(shù)字頻率計(jì)的設(shè)計(jì)與分析[J].山東礦業(yè)學(xué)院學(xué)報(bào)(自然科學(xué)版),1999,18(2):44~49.[