信號發(fā)生器的設計方案綜述【文獻綜述】

《信號發(fā)生器的設計方案綜述【文獻綜述】》由會員上傳分享，免費在線閱讀，更多相關內容在行業(yè)資料-天天文庫。

1、畢業(yè)論文文獻綜述電子信息工程信號發(fā)生器的設計方案綜述摘要：本文首先介紹了信號發(fā)生器的背景與應用，然后提出了基于直接數(shù)字頻率合成(DDS)技術的信號發(fā)生器實現(xiàn)，概述了DDS的概念及基本結構，介紹了基于FPGA、單片機及專用芯片的信號發(fā)生器實現(xiàn)方案，最后對這些方案給出筆者的評價。關鍵詞：DSPBUILDER；數(shù)字移相信號發(fā)生器；DDS1引言在當今社會，信號發(fā)生器作為電子領域中的最基本、最普通、最廣泛的儀器之一，是工科類電子工程師進行信號仿真實驗的最佳工具。而信號發(fā)生器是指能產生測試信號的儀器，它主要用于產生被測電路所需特定參數(shù)的電測試信號。本文設計的數(shù)字移

2、相信號發(fā)生器通過移相技術在數(shù)控、數(shù)字信號處理機、工業(yè)控翻、自動控制等各個領域得以應用[1]。2DDS概述直接數(shù)字頻率合成DDS(DirectDigitalFrequencySynthesizer)是一種采用數(shù)字化技術、通過控制相位的變化速度、直接產生各種不同頻率信號的新型頻率合成技術，標志著第三代頻率合成技術的出現(xiàn)。它是把一系列數(shù)字量形式的信號通過數(shù)模轉換器(DAC)轉換成模擬量形式的信號[2]。目前使用的最廣的一種DDS方式是利用高速存儲器作查找表。然后通過高速DAC輸出已經(jīng)用數(shù)字形式存入的正弦波。具有頻率切換時間短，頻率分辨率高，頻率穩(wěn)定度高。輸出

3、信號的頻率和相位可快速程控交換、輸出相位連續(xù)、容易實現(xiàn)頻率、相位和幅度的數(shù)控調制等優(yōu)點[3]。圖1DDS基本結構DDS是以數(shù)控的方式產生頻率、相位和幅度可以控制的正弦波，如圖1所示為基本DDS結構，由相位累加器、相位調制器、正弦ROM查找表、D／A構成[4]。相位累加器是整個DDS的核心，它由一個累加器和一個N位相位寄存器組成，每來一個時鐘脈沖，相位寄存器以相位步長M增加，相位寄存器的輸出與相位控制字相加，完成相位累加運算，其結果作為正弦查找表的地址，正弦ROM查找表內部存有一個完整周期正弦波數(shù)字幅度信息，每個查找表地址對應正弦波中o?！?60。范圍的

4、一個相位點，查找表把輸入的地址信息映射成正弦波幅度信號，通過D／A輸出，經(jīng)低通濾波器后，即可得一純凈的正弦波。而所謂的移相，就是指兩路同頻的信號，以其中的一路為參考，另一路相對于該參考作超前或滯后的移動，即稱為相位的移動。兩路信號的相位不同，便存在相位差，簡稱相差[5]。兩路信號的相位差用相位字來控制，只要相位字不同，就可得到兩路不同相位的移相信號。3基于DDS的數(shù)字移相系統(tǒng)設計3．1基于FPGA的實現(xiàn)傳統(tǒng)使用FPGA的數(shù)字信號處理系統(tǒng)的設計，首先需要用仿真軟件進行建模仿真，得到預想中的仿真結果后。再根據(jù)仿真過程和結果，使用硬件描述語言創(chuàng)建硬件工程，最

5、后完成硬件仿真。整個過程漫長而繁雜，尤其困難的是仿真過程不夠直觀．一旦遇到問題無法及時準確地確定問題所在。而DSPBuilder作為一個面向DSP開發(fā)的系統(tǒng)級(或算法級)設計工具，它架構在多個軟件工具之上，并把系統(tǒng)級和RTL級兩個設計領域的設計工具連接起來，最大程度地發(fā)揮了兩種工具的優(yōu)勢[5]。DSPBuilder依賴于MathWorks公司的數(shù)學分析工具Matlab/Simulink,DSPBuilder允許設計者在Matlab中完成算法設計,在Simulink軟件中完成系統(tǒng)集成,通過SignalCompiler模塊生成QuartusII軟件中可以使

6、用的硬件描述語言(VHDL)文件,它提供了QuartusII軟件和MATLAB/Simulink工具之間的接口,通過DSPBuilder、SOPCBuilder、QuartusII軟件構筑的一套從系統(tǒng)算法分析到FPGA芯片實現(xiàn)的完整設計平臺[6]。3．2基于單片機的實現(xiàn)基于單片機的信號發(fā)生器其核心內容是單片機的主程序，主程序對整個設計起著總控作用[7]。設計方案如圖2所示．系統(tǒng)在程序控制下，先讀取P3口決定波形信號類別，然后由Po口輸出數(shù)據(jù)，經(jīng)D／A轉換后放大、濾波輸出．波形頻率在線調整是通過讀取P2口上的撥碼開關的編碼，并根據(jù)該編碼產生的數(shù)字量，在P

7、O口輸出一個數(shù)據(jù)后立即產生一個對應時長的延時時間來實現(xiàn)．幅度調整是通過接在DAC上的滑動變阻器來改變D／A轉換的參考電壓來實現(xiàn)[8]。圖2系統(tǒng)方案3．3基于專用芯片的實現(xiàn)基于專用芯片來實現(xiàn)數(shù)字移相信號發(fā)生器設計，如AD9850芯片。AD9850是美國AD公司生產的高集成度DDS芯片，采用CMOS工藝，其功耗在3．3V供電時僅為155mW，擴展工業(yè)級溫度范圍為-40～80℃，采用28引腳的SSOP表面封裝形式[9]。它主要由可編程DDS系統(tǒng)、高性能模數(shù)變換器(ADC)和高速比較器3部分構成。AD9850有40位控制字，32位用于頻率控制，1位用于電源休眠

8、控制，2位用于選擇工作方式，其中5位用來進行相位控制[10]。結論基于DSPBUILDER的數(shù)