應(yīng)用可編輯邏輯器件控制的信號(hào)放大器研究綜述【文獻(xiàn)綜述】

《應(yīng)用可編輯邏輯器件控制的信號(hào)放大器研究綜述【文獻(xiàn)綜述】》由會(huì)員上傳分享，免費(fèi)在線(xiàn)閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。

1、畢業(yè)論文文獻(xiàn)綜述電子信息工程應(yīng)用可編輯邏輯器件控制的信號(hào)放大器研究綜述摘要：設(shè)計(jì)并實(shí)現(xiàn)了應(yīng)用可編輯邏輯器件控制的信號(hào)放大器，利用FPGA,NE5532和OP07作為程控放大器的控制模塊，實(shí)現(xiàn)可編程放大器的設(shè)置。關(guān)鍵詞：程控放大器；FPGA；NE5532；OP071引言隨著電子技術(shù)的飛速發(fā)展，對(duì)信號(hào)處理要求的提升，信號(hào)可控放大顯示出其重要性。在許多信號(hào)采集應(yīng)用中，由于信號(hào)源的多樣性，經(jīng)常需要采集系統(tǒng)的前向通道具有可變的放大倍數(shù)，使之能夠?qū)y(cè)量信號(hào)進(jìn)行滿(mǎn)量程放大，以保證測(cè)量的精度。當(dāng)輸入信號(hào)為弱信號(hào)的時(shí)候，信號(hào)處理電路需要具有放大功能。程控放大器

2、能夠針對(duì)輸入信號(hào)的弱項(xiàng)，選擇相應(yīng)的增益大小，在工業(yè)設(shè)計(jì)中非常重要。隨著可變?cè)鲆娣糯蠹夹g(shù)的不斷發(fā)展,它在自動(dòng)測(cè)控、智能測(cè)控、智能儀器儀表等重要領(lǐng)域的應(yīng)用也越來(lái)越廣泛。可變?cè)鲆娣糯笃鞯脑鲆娓淖兎绞街饕腥斯?或機(jī)械)和程控兩大類(lèi)(后者一般借助μP),具體方法有多種,每種方法各有其優(yōu)點(diǎn)和局限性。從理論上講,改變集成運(yùn)算放大器(運(yùn)放)的反饋電阻或輸入電阻,即可改變放大器的增益。但簡(jiǎn)單地改變反饋電阻或輸入電阻所得到的可變?cè)鲆娣糯笃?往往并不具備理想的性能,有的根本不能正常使用。從應(yīng)用的角度出發(fā),給出典型的可變?cè)鲆娣糯笃鞯膶?shí)現(xiàn)方法,對(duì)可變?cè)鲆娣糯笃鞯恼_

3、選擇和使用有指導(dǎo)意義。2可編程控制器件及FPGA可編輯邏輯器件具有標(biāo)準(zhǔn)的集成電路特征。一方面，它的全功能集成電路塊和標(biāo)準(zhǔn)集成電路一樣，不同的生產(chǎn)廠(chǎng)家可以生產(chǎn)相同結(jié)構(gòu)和品種的電路，用戶(hù)可以根據(jù)自己的需求選擇不同的品種。另一方面，用戶(hù)買(mǎi)到這種集成電路后不能馬上使用，要根據(jù)自己的電路設(shè)計(jì)進(jìn)行編程。2.1FPGA配置與連接FPGA以結(jié)構(gòu)上而言，主要由三個(gè)部分所組成：可編程邏輯塊CLB，可編程輸入／輸出模塊IOB，可編程內(nèi)部連接線(xiàn)PIC。對(duì)于不同品種的FPGA器件，其直流特性參數(shù)，極限參數(shù)的值基本相同；但其交流開(kāi)關(guān)，時(shí)序參數(shù)，則大相庭徑。FPGA的工作

4、模式是指FPGA作為用戶(hù)設(shè)計(jì)系統(tǒng)使用時(shí)的邏輯配置形式和外部連接模式。所謂配置，是指把特定應(yīng)用設(shè)計(jì)的系統(tǒng)邏輯的程序化數(shù)據(jù)，按照一定的格式載入一個(gè)至多個(gè)LCA中，且定義內(nèi)部各個(gè)但當(dāng)一定邏輯功能的CLB,IOB，以及它們的相互內(nèi)連關(guān)系。無(wú)論哪種系列的FPGA，其配置模式取決于M0,M1,M2位的取值。FPGA應(yīng)用設(shè)計(jì)的要點(diǎn)在于實(shí)現(xiàn)應(yīng)用系統(tǒng)的邏輯設(shè)計(jì)，通過(guò)FPGA開(kāi)發(fā)系統(tǒng)XACT，轉(zhuǎn)換成一定格式的FPGA芯片配置數(shù)據(jù)，并基于一定的配置工作模式，將數(shù)據(jù)配置于芯片的SRAM點(diǎn)陣，從而使芯片具有一定邏輯功能的單片系統(tǒng)。目前，F(xiàn)PGA的主要發(fā)展動(dòng)向是：隨著大

5、規(guī)模現(xiàn)場(chǎng)可編程邏輯器件的發(fā)展，系統(tǒng)設(shè)計(jì)進(jìn)入"片上可編程系統(tǒng)"（SOPC）的新紀(jì)元；芯片朝著高密度、低壓、低功耗方向挺進(jìn)；國(guó)際各大公司都在積極擴(kuò)充其IP庫(kù)，以?xún)?yōu)化的資源更好的滿(mǎn)足用戶(hù)的需求，擴(kuò)大市場(chǎng)；特別是引人注目的所謂FPGA動(dòng)態(tài)可重構(gòu)技術(shù)的開(kāi)拓，將推動(dòng)數(shù)字系統(tǒng)設(shè)計(jì)觀(guān)念的巨大轉(zhuǎn)變。FPGA的應(yīng)用范圍非常廣泛，例如FPGA在多進(jìn)制正交擴(kuò)頻通信系統(tǒng)中的應(yīng)用；基于FPGA技術(shù)的新型高速圖像采集；基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)。2.2數(shù)字通道控制芯片CD4051是單8通道數(shù)字控制模擬電子開(kāi)關(guān)，有三個(gè)二進(jìn)控制輸入端A、B、C和INH輸入，具有低導(dǎo)通阻抗和

6、很低的截止漏電流。幅值為4.5～20V的數(shù)字信號(hào)可控制峰值至20V的模擬信號(hào)。例如，若VDD＝+5V，VSS＝0，VEE＝-13.5V，則0～5V的數(shù)字信號(hào)可控制-13.5～4.5V的模擬信號(hào)。這些開(kāi)關(guān)電路在整個(gè)VDD-VSS和VDD-VEE電源范圍內(nèi)具有極低的靜態(tài)功耗，與控制信號(hào)的邏輯狀態(tài)無(wú)關(guān)。當(dāng)INH輸入端＝“1”時(shí)，所有的通道截止。三位二進(jìn)制信號(hào)選通8通道中的一通道，可連接該輸入端至輸出。2.3采用運(yùn)算放大器NE5532的信號(hào)NE5532是一種雙運(yùn)放高性能低噪聲運(yùn)算放大器。相比較大多數(shù)標(biāo)準(zhǔn)運(yùn)算放大器，如1458，它顯示出更好的噪聲性能，

7、提高輸出驅(qū)動(dòng)能力和相當(dāng)高的小信號(hào)和電源帶寬。這使該器件特別適合應(yīng)用在高品質(zhì)和專(zhuān)業(yè)音響設(shè)備，儀器和控制電話(huà)通道放大器。3可編程信號(hào)放大系統(tǒng)設(shè)計(jì)方案方案1：由運(yùn)算放大器構(gòu)成的基本電壓放大器，其增益由反饋電阻與輸入電阻之間的比例確定（如圖2-1）。基于這個(gè)原理，可通過(guò)程控選擇多路開(kāi)關(guān)的通路，改變基本運(yùn)算放大器放大電路中的反饋電阻大小來(lái)改變?cè)鲆?。最為直觀(guān)的解決方案是由輸入選擇控制的模擬開(kāi)關(guān)，選擇多路不同阻值的電阻，使其相應(yīng)電阻接入反饋回路中，以達(dá)到反饋電阻的變化。通常，單片機(jī)或可編輯邏輯器件用以控制模擬開(kāi)關(guān)的選擇，從而達(dá)到程控放大的目的。該方案明顯的

8、缺點(diǎn)是增益的變化時(shí)非連續(xù)的，若要使各級(jí)增益更為細(xì)化無(wú)疑要有龐大的電阻數(shù)量和較多的模擬開(kāi)關(guān)。而模擬開(kāi)關(guān)的導(dǎo)通電阻將會(huì)使放大器增益的精度降低，當(dāng)反饋電阻較小時(shí)該影響更為