用EDA實(shí)現(xiàn)具有校時(shí)校分功能的數(shù)字鐘

《用EDA實(shí)現(xiàn)具有校時(shí)校分功能的數(shù)字鐘》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、電子線路實(shí)驗(yàn)課程設(shè)計(jì)報(bào)告EAD實(shí)現(xiàn)多功能數(shù)字鐘專業(yè)班級：姓名：學(xué)號(hào)：一、實(shí)驗(yàn)任務(wù)用FPGA器件和EDA技術(shù)實(shí)現(xiàn)多功能數(shù)字鐘的設(shè)計(jì)已知條件：1、MAX+PLUS2軟件2、FPGA實(shí)驗(yàn)開發(fā)裝置基本功能：1、以數(shù)字形式顯示時(shí)、分、秒的時(shí)間2、小時(shí)計(jì)數(shù)器為24進(jìn)制3、分、秒計(jì)數(shù)器為60進(jìn)制擴(kuò)展功能：1、校時(shí)、校分2、仿電臺(tái)報(bào)時(shí)3、時(shí)段控制4、定點(diǎn)鬧時(shí)二、實(shí)驗(yàn)步驟1、設(shè)計(jì)一個(gè)60進(jìn)制的電路。做出電路和仿真。2、設(shè)計(jì)一個(gè)24進(jìn)制的電路。做出電路和仿真。3、設(shè)計(jì)一個(gè)校時(shí)校分的電路。4、把24進(jìn)制和2個(gè)60進(jìn)制以及校時(shí)校

2、分電路打包后，按秒、分、時(shí)的順序連接起來，并做出電路和仿真。二、實(shí)驗(yàn)結(jié)果分析畫60進(jìn)制電路圖，如下示對圖形進(jìn)行編譯及波形仿真，并存檔，仿真波形如下所示畫24進(jìn)制電路圖，如下示對圖形進(jìn)行編譯及波形仿真，并存檔，仿真波形如下所示校時(shí)校分功能的電路圖如下將所有電路封裝連接，如下圖對圖形進(jìn)行編譯及波形仿真，并存檔，仿真波形如下所示四、實(shí)驗(yàn)總結(jié)此次實(shí)驗(yàn)的重點(diǎn)是理解60進(jìn)制的電路流程圖，并在此基礎(chǔ)上設(shè)計(jì)24進(jìn)制的電路。并需要把24進(jìn)制和60進(jìn)制連成數(shù)字鐘的電路。在編譯電路圖的過程中，需要注意的是在通過60進(jìn)制改為24

3、進(jìn)制的時(shí)候，不能再原圖上改，應(yīng)該先保存一次后，改變了再重新保存一次，注意名字的改變。在文件夾中應(yīng)該同時(shí)有60和24進(jìn)制的原理圖仿真圖等