eda可校時(shí)數(shù)字鐘設(shè)計(jì)

《eda可校時(shí)數(shù)字鐘設(shè)計(jì)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、可校時(shí)數(shù)字鐘設(shè)計(jì)實(shí)驗(yàn)報(bào)告姓名鄭珞指導(dǎo)教師賈立新專業(yè)班級(jí)電信1102學(xué)院信息工程學(xué)院提交日期2013年9月15日實(shí)驗(yàn)?zāi)康模涸O(shè)計(jì)一個(gè)數(shù)字計(jì)時(shí)器，可以完成從00:00到59:59的計(jì)時(shí)功能，并在控制電路的作用下具有清零、保持、快速校時(shí)、報(bào)時(shí)等基本功能。設(shè)計(jì)要求：1)能進(jìn)行正常的分、秒計(jì)時(shí)功能，最大計(jì)時(shí)顯示59分59秒。2)分別由四個(gè)數(shù)碼管顯示分秒的計(jì)時(shí)。3)clear1、clear2、clear3、clear4是清零開關(guān)，clear1=clear2=clear3=clear4=1時(shí)，計(jì)時(shí)器正常工作；clear1=0時(shí)，秒個(gè)位清零；cl

2、ear2=0時(shí)，秒十位時(shí)清零；clear3=0時(shí)，分個(gè)位清零；clear4=0時(shí)，分十位清零。4)K1、K2、K3、K4是校時(shí)開關(guān)，K1=K2=K3=K4=0時(shí)，計(jì)時(shí)器正常工作；K1=1時(shí)，進(jìn)行秒個(gè)位校時(shí)；K2=1時(shí)，進(jìn)行秒十位校時(shí)；K3=1時(shí)，進(jìn)行分個(gè)位校時(shí)；K4=1時(shí)，進(jìn)行分十位校時(shí)。5)具有報(bào)時(shí)功能，每十分鐘報(bào)時(shí)一次。6)用Quartusii軟件對(duì)設(shè)計(jì)電路進(jìn)行仿真，并下載到EDA實(shí)驗(yàn)板上對(duì)其功能進(jìn)行驗(yàn)證。工作原理:數(shù)字計(jì)時(shí)器由分頻模塊、校時(shí)模塊、計(jì)時(shí)模塊、動(dòng)態(tài)顯示模塊、報(bào)時(shí)模塊等幾部分組成，分頻模塊將電路板給予的8HZ的基

3、準(zhǔn)時(shí)鐘信號(hào)分成電路所需要的頻率，校時(shí)模塊通過校時(shí)電路進(jìn)行快速校分校秒，計(jì)分計(jì)秒模塊與動(dòng)態(tài)顯示模塊相連，從而將分秒顯示在七段數(shù)碼管上。其原理如圖1所示：圖1總原理圖總圖及仿真結(jié)果：頂層原理圖（總圖）如圖2所示：圖2頂層原理圖仿真圖如圖3所示：圖3頂層仿真圖各模塊說明:1.分頻模塊：分頻模塊將EDA實(shí)驗(yàn)板提供的8hz和25Mhz時(shí)鐘信號(hào)分頻，得到所需的頻率。實(shí)驗(yàn)中需要1hz作為計(jì)分計(jì)秒的時(shí)鐘信號(hào)，所以我們需要將8HZ的信號(hào)進(jìn)行八分頻。同時(shí)需要250hz作為報(bào)時(shí)的時(shí)鐘信號(hào)，所以需要將25Mhz的信號(hào)進(jìn)行10000分頻。a)八分頻：該分

4、頻由VHDL語言編程，實(shí)驗(yàn)了對(duì)8HZ信號(hào)的八分頻，從而得到1HZ的信號(hào)。原理圖如圖4所示：圖4八分頻的VHDL語言波形圖如圖5所示：圖5八分頻仿真圖最后利用原理圖產(chǎn)生的可八分頻的元器件（如圖6所示）：圖6八分頻元器件b)十分頻:十分頻的原理圖如圖7所示：圖7十分頻電路圖波形圖如圖8所示：圖8十分頻仿真圖10000分頻可由4個(gè)十分頻電路級(jí)聯(lián)而成，最后封裝電路可得（如圖9所示）：圖910000分頻元器件1.計(jì)時(shí)模塊：計(jì)時(shí)電路包括秒，分兩個(gè)模塊，秒與分可以進(jìn)行進(jìn)位。秒和分都是一個(gè)模六十計(jì)數(shù)器，設(shè)計(jì)采用的是同步計(jì)數(shù)器，所以它們所接的時(shí)鐘

5、信號(hào)均為1HZ。a)秒計(jì)時(shí)電路（如圖10所示）：圖10秒計(jì)時(shí)電路原理圖當(dāng)秒計(jì)時(shí)到59秒時(shí)有四與非門輸出一個(gè)低電平將秒個(gè)位和秒十位置零，同時(shí)變換此低電平為高作為進(jìn)位信號(hào)傳遞給分個(gè)位。波形圖如圖11所示：圖11秒計(jì)時(shí)仿真圖封裝秒計(jì)時(shí)電路可得（如圖12所示）：圖12秒計(jì)時(shí)元器件a)分計(jì)時(shí)電路（如圖13所示）：圖13分計(jì)時(shí)電路原理圖分計(jì)時(shí)電路圖與秒計(jì)時(shí)電路相似，不同的是分計(jì)時(shí)清零的條件不僅秒計(jì)時(shí)要到59，分計(jì)時(shí)也要到59，故清零信號(hào)的輸入還要添加秒計(jì)時(shí)模塊的輸出。波形圖與秒計(jì)時(shí)電路類似。封裝分計(jì)時(shí)電路可得（如圖14所示）:圖14分計(jì)時(shí)元

6、器件1.動(dòng)態(tài)顯示模塊：此模塊用于數(shù)碼管的動(dòng)態(tài)顯示，此實(shí)驗(yàn)需要四個(gè)數(shù)碼管參與顯示，將秒個(gè)位、秒十位、分個(gè)位、分十位分別于顯示譯碼器7448相連，從而在實(shí)驗(yàn)板上顯示出來。原理圖如圖15所示：圖15動(dòng)態(tài)顯示電路原理圖2.校時(shí)模塊：校秒電路與校分電路一樣。原理圖如圖16所示：圖16校時(shí)電路原理圖當(dāng)js2=0時(shí)，電路輸出1HZ的脈沖供給秒計(jì)時(shí)模塊和分計(jì)時(shí)模塊正常工作；當(dāng)js2=1時(shí)，通過按動(dòng)K5對(duì)數(shù)字鐘進(jìn)行校時(shí)。為了防止撥開關(guān)時(shí)引發(fā)的顫動(dòng)對(duì)校時(shí)產(chǎn)生影響，故在電路中加入了消顫的D鎖存器。封裝校時(shí)電路可得（如圖17所示）：圖17校時(shí)元器件1.

7、報(bào)時(shí)模塊數(shù)字計(jì)時(shí)器每記10分鐘，利用250hz的時(shí)鐘信號(hào)使蜂鳴器響一次。原理圖如圖18所示：圖18報(bào)時(shí)電路原理圖封裝報(bào)時(shí)電路可得（如圖19所示）：圖19報(bào)時(shí)元器件調(diào)試、編程下載：選擇“Processing-startcomplication”進(jìn)行全編譯，編譯后進(jìn)行管腳分配，并且將未用到的管腳置于高阻態(tài)，最后把程序下載到EDA實(shí)驗(yàn)板上，實(shí)驗(yàn)板上顯示及操作結(jié)果正確。實(shí)驗(yàn)中遇到的問題解決辦法：本次實(shí)驗(yàn)中出現(xiàn)了一些問題，在設(shè)計(jì)原理圖及編輯程序時(shí)不夠仔細(xì)，導(dǎo)致調(diào)試時(shí)出現(xiàn)錯(cuò)誤。以下是實(shí)驗(yàn)中遇到的問題以及解決辦法：1.用VHDL語言編輯程序本

8、實(shí)驗(yàn)中的八分頻是由VHDL編輯而成，因?yàn)槲冶旧韺?duì)VHDL語言的不熟悉，導(dǎo)致分頻時(shí)出現(xiàn)錯(cuò)誤，后經(jīng)過咨詢老師和網(wǎng)上查詢資料，順利地解決了問題。2.顯示譯碼問題在編輯過程，因找不到合適的顯示譯碼器，而在調(diào)試過程中出現(xiàn)亂碼現(xiàn)象。后通過網(wǎng)上查詢資料，用了7448七段顯示譯