資源描述：
《TTL集成邏輯門電路.doc》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。
1、實驗一 TTL集成邏輯門電路預習部分一、實驗目的 1. 掌握TTL集成與非門的邏輯功能和主要參數(shù)的測試方法 2. 掌握用與非門構(gòu)成其他常用門電路的方法3.熟悉數(shù)字電路實驗箱的結(jié)構(gòu)，基本功能和使用方法二、實驗原理 本實驗采用的集成芯片有2輸入四與非門74LS00，4輸入雙與非門74LS20，2輸入四異或門74LS86等，其引腳排列如圖3-1-1所示。圖3-1-1三種集成邏輯門電路的引腳排列1. 與非門的邏輯功能 與非門的邏輯功能是：當輸入端中有一個或一個以上是低電平時，輸出端為高電平；只有當輸入端全部為高電平時，輸出端
2、才是低電平（即有“0”得“1”，全“1”得“0”。）其邏輯表達式為2．異或門的邏輯功能異或門的邏輯功能是：當兩輸入端的邏輯狀態(tài)相異時（即一個輸入端為高電平時，另一個為低電平），輸出端為高電平；而當兩輸入端的邏輯狀態(tài)相同時（即同為高電平或低電平），輸出端才是低電平。其邏輯表達式為TTL電路廠家規(guī)定，輸出在0～0.8V之間為低電平，即邏輯“0”；在2.4～5V之間為高電平，即邏輯“1”。本實驗所用的高低電平信號由實驗箱的邏輯開關(guān)輸出插口提供，開關(guān)向上，輸出邏輯“1”，向下為邏輯“0”；輸出采用發(fā)光二極管LED顯示，亮為邏輯“1”
3、，不亮為邏輯“0”。3．與非門的電壓傳輸特性門的輸出電壓Uo隨輸入電壓Ui而變化的曲線Uo＝f(Ui)稱為門的電壓傳輸特性，通過它可讀得門電路的一些重要參數(shù)，如輸出高電平UOH、輸出低電平UOL、閾值電平UT等值。測試電路如圖3-1-2所示，采用逐點測試法，即調(diào)節(jié)RW，逐點測得Ui及UO，然后繪成曲線。圖3-1-2與非門傳輸特性測試三、預習要求1、復習教材中有關(guān)內(nèi)容。2、推導出用與非門實現(xiàn)與、或、或非等邏輯關(guān)系的邏輯表達式，并在multisim中進行仿真驗證。3、畫出實驗中各邏輯關(guān)系的邏輯電路圖并根據(jù)所給集成片的引腳排列分配
4、好各引腳。四、思考題在實際應用中若用74LS20來實現(xiàn)Y=時，多余的輸入端應如何處理？實驗部分一、實驗設備與器材表3-1-1實驗設備與器材序號名稱型號與規(guī)格數(shù)量備注1直流電源+5V12直流電壓表13數(shù)電實驗裝置1474LS001574LS201674LS861二、實驗內(nèi)容 1.驗證TTL集成邏輯門的邏輯功能①圖3-1-1所示各邏輯門的功能測定：門的各輸入端接邏輯開關(guān)輸出插口，輸出端接由LED發(fā)光二極管組成的顯示插口。按表3-1-2和表3-1-3的真值表逐個測試各集成塊中邏輯門的邏輯功能。②用“與非”門組成各種邏輯門的功能測
5、定：用“與非”門組成“非”門、“與”門、“或”門、“或非”門。測定其功能填入表3-1-2中。表3-1-2和表3-1-3中各輸出關(guān)系如下：表3-1-2數(shù)據(jù)記錄輸入輸出（邏輯電平/實測電平）ABY1Y2Y3Y4Y5Y600011011表3-1-3數(shù)據(jù)記錄輸 入輸出（邏輯電平/實測電平）ABCDY701111011110111101111 2、測與非門的電壓傳輸特性：采用逐點測試法，按圖3-1-2接線，調(diào)節(jié)電位器RW，使Ui從0V向高電平變化，逐點測量Ui和Uo的對應值，記入表3-1-4中。表3-1-4實測數(shù)據(jù)記錄Ui(V)0
6、0.20.40.60.80.91.01.21.52.03.04.0Uo(V)三、實驗報告 1. 記錄、整理實驗結(jié)果，并對結(jié)果進行分析?！ ?. 畫出實測的電壓傳輸特性曲線，并從中讀出各有關(guān)參數(shù)值。四、TTL集成電路使用規(guī)則 1. 接插集成塊時，要認清定位標記，不得插反。 2.電源電壓使用范圍為＋4.5V～＋5.5V之間，實驗中要求使用Ucc＝＋5V。電源極性絕對不允許接錯?！ ?. 閑置輸入端處理方法(1)懸空，相當于正邏輯“1”，對于一般小規(guī)模集成電路的數(shù)據(jù)輸入端，實驗時允許懸空處理。但易受外界干擾，導致電路的邏輯功
7、能不正常。因此，對于接有長線的輸入端，中規(guī)模以上的集成電路和使用集成電路較多的復雜電路，所有控制輸入端必須按邏輯要求接入電路，不允許懸空。(2)直接接電源電壓Vcc（也可以串入一只1～10KΩ的固定電阻）或接至某一固定電壓(2.4≤V≤4.5V)的電源上，或與輸入端為接地的多余與非門的輸出端相接。(3)若前級驅(qū)動能力允許，可以與使用的輸入端并聯(lián)。 (4)輸入端通過電阻接地，電阻值的大小將直接影響電路所處的狀態(tài)。當R≤680Ω時，輸入端相當于邏輯“0”；當R≥4.7KΩ時，輸入端相當于邏輯“1”。對于不同系列的器件，要求的阻值
8、不同?！?5)輸出端不允許并聯(lián)使用[集電極開路門(OC)和三態(tài)輸出門電路(3S)除外]。否則不僅會使電路邏輯功能混亂，并會導致器件損壞。(6)輸出端不允許直接接地或直接接＋5V電源，否則將損壞器件，有時為了使后級電路獲得較高的輸出電平，允許輸出端通過電阻R接至Vcc，一般取R＝3～5.1K
