微機(jī)原理課件第10講.ppt

《微機(jī)原理課件第10講.ppt》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、第五章存儲(chǔ)器5.1存儲(chǔ)器概述5.2隨機(jī)存取存儲(chǔ)器5.4只讀存儲(chǔ)器5.5CPU與存儲(chǔ)器的連接5.3SRAM訪問演示存儲(chǔ)器是計(jì)算機(jī)的主要組成部件之一，用來存儲(chǔ)程序和數(shù)據(jù)，容量越大，速度越快，計(jì)算機(jī)性能越好。內(nèi)存：又叫主存儲(chǔ)器。用來存放當(dāng)前正在執(zhí)行的程序和數(shù)據(jù)。其容量受系統(tǒng)地址總線的限制。外存：又叫輔助存儲(chǔ)器。用來存放相對(duì)來說不經(jīng)常使用的程序或者數(shù)據(jù)或者需要長期保存的信息。其容量不受限制。5.1存儲(chǔ)器概述存儲(chǔ)器的分類計(jì)算機(jī)工作時(shí)存取程序和數(shù)據(jù)的過程由內(nèi)存ROM中的引導(dǎo)程序啟動(dòng)系統(tǒng)；從外存中讀取系統(tǒng)程序和應(yīng)用程序，送到內(nèi)存的RAM中，運(yùn)行程序；程序運(yùn)行

2、的中間結(jié)果放在RAM中，(內(nèi)存不夠時(shí)也放在外存中)；程序結(jié)束時(shí)將最后結(jié)果存入外部存儲(chǔ)器。存儲(chǔ)器外部存儲(chǔ)器內(nèi)部存儲(chǔ)器軟盤硬盤閃存盤磁帶光盤RAMROMSRAMDRAMPROMEPROMEEPROM存儲(chǔ)器的分類現(xiàn)代大多數(shù)計(jì)算機(jī)以主存-輔存和cache-主存這兩個(gè)層次為基礎(chǔ)，構(gòu)成了cache-主存-輔存三級(jí)存儲(chǔ)層次結(jié)構(gòu)。存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)8086存儲(chǔ)體與總線的連接D7~D0數(shù)據(jù)總線D15~D8數(shù)據(jù)總線D7~D0奇地址存儲(chǔ)體SELA19~A0D7~D0偶地址存儲(chǔ)體SELA19~A0A19~A1地址總線BHEA05.2RAM隨機(jī)訪問存儲(chǔ)器RAM隨機(jī)訪問存

3、儲(chǔ)器(RandomAccessMemory)CPU能根據(jù)RAM的地址將數(shù)據(jù)隨機(jī)地寫入或讀出。電源切斷后，所存數(shù)據(jù)全部丟失。按照內(nèi)部結(jié)構(gòu)的不同，可以分成動(dòng)態(tài)存儲(chǔ)器DRAM和靜態(tài)存儲(chǔ)器SRAM。?SRAM靜態(tài)RAM(StaticRAM)靜態(tài)RAM速度非常快，只要電源存在內(nèi)容就不會(huì)自動(dòng)消失。它的基本存儲(chǔ)電路為6個(gè)MOS管組成1位。訪問周期約20~40ns。常見的SRAM芯片2114(1K×4位)；6116(2K×8位)；6264(8K×8位)；62128(16K×8位)；62256(32K×8位)SRAM存儲(chǔ)芯片內(nèi)部結(jié)構(gòu)SRAM存儲(chǔ)芯片由地址譯碼器、

4、存儲(chǔ)矩陣、控制邏輯和三態(tài)數(shù)據(jù)緩沖器組成。以INTEL2114為例說明芯片結(jié)構(gòu)①地址線A0~A9,可知其能確定的存儲(chǔ)單元為210=1k。②數(shù)據(jù)線DQ1~DQ4，每個(gè)存儲(chǔ)單元可存儲(chǔ)4位數(shù)據(jù)。③由上確定其容量為1K×4b。④控制線有CS#和R/W#。A6VccA5A7A4A8A3A9A0DQ1A1DQ2A2DQ3CS#DQ4GNDR/W#123456789181716151413121110)2114存儲(chǔ)芯片內(nèi)部結(jié)構(gòu)存儲(chǔ)矩陣64×64行地址譯碼器063…A3A4A5A6A7A8列地址譯碼器I/O電路063…A0A1A2A9輸入控制電路I/O0I/O1

5、I/O2I/O3&&CSR/W①存儲(chǔ)矩陣一塊存儲(chǔ)器芯片由基本存儲(chǔ)單元構(gòu)成矩陣；一個(gè)基本存儲(chǔ)單元存放一位二進(jìn)制信息。兩種構(gòu)成方式（字結(jié)構(gòu)、位結(jié)構(gòu)）字結(jié)構(gòu)方式：一個(gè)字節(jié)的8位制作在一塊芯片上，選中芯片可一次性讀/寫8位信息，封裝時(shí)引線較多。【例如】：1K的存儲(chǔ)器芯片由128×8組成，訪問它要7根地址線和8根數(shù)據(jù)線。存儲(chǔ)矩陣128×8D7~D0A6~A0①存儲(chǔ)矩陣位結(jié)構(gòu)方式：1個(gè)芯片內(nèi)的基本單元作不同字的同一位，8位由8塊芯片組成。優(yōu)點(diǎn)是芯片封裝時(shí)引線少?！纠纭?K存儲(chǔ)器芯片由1024×1組成，訪問它要10根地址線和1根數(shù)據(jù)線。DA10~A0D7A

6、10~A0D6D5D4D3D2D1D0②地址譯碼器CPU讀寫一個(gè)存儲(chǔ)單元時(shí)先將地址?地址總線；高位地址?譯碼后產(chǎn)生片選信號(hào)；低位地址?存儲(chǔ)器?(地址譯碼器)譯碼選中所片內(nèi)存儲(chǔ)單元；最后在讀/寫信號(hào)控制下讀出或?qū)懭??！咀⒁狻繉⒌刂贩纸鉃樾械刂泛土械刂房梢詼p少連線的復(fù)雜程度。如采用線性譯碼器A9~A0將產(chǎn)生1024個(gè)輸出，而采用行4列6的譯碼輸出為24+26=80。③控制邏輯和三態(tài)數(shù)據(jù)緩沖器CPU送出的高位地址經(jīng)譯碼后，送到邏輯控制器的CS#端，即產(chǎn)生片選信號(hào)，根據(jù)讀寫控制信號(hào)（R/W#）進(jìn)行讀/寫操作。數(shù)據(jù)經(jīng)三態(tài)數(shù)據(jù)緩沖器送到數(shù)據(jù)總線上或?qū)?shù)據(jù)寫

7、入存儲(chǔ)器。輸入控制電路I/O0I/O1I/O2I/O3存儲(chǔ)器SRAM訪問演示以INTEL2114為例說明存儲(chǔ)器訪問和寫入過程。演示內(nèi)容：往1000000111單元寫入0101并讀出。2114存儲(chǔ)芯片內(nèi)部結(jié)構(gòu)存儲(chǔ)矩陣64×64行地址譯碼器063…A3A4A5A6A7A8列地址譯碼器I/O電路063…A0A1A2A9輸入控制電路I/O0I/O1I/O2I/O3&&CSR/W0160236162630136061626324-16譯碼器4-16譯碼器664譯碼器664譯碼器60616263DBCSWEAB（后四位）……016263……………………AB

8、(前六位)CPU訪問地址為1000000111的存儲(chǔ)單元寫數(shù)讀數(shù)1MREQR/W01230132AB(前六位)CPU將0101寫入地址為1000000