實(shí)驗(yàn)六 集成計(jì)數(shù)器的應(yīng)用.ppt

《實(shí)驗(yàn)六 集成計(jì)數(shù)器的應(yīng)用.ppt》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。

1、實(shí)驗(yàn)六集成計(jì)數(shù)器的應(yīng)用實(shí)驗(yàn)?zāi)康睦斫夥诸l和計(jì)數(shù)的概念，掌握任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法實(shí)驗(yàn)原理計(jì)數(shù)器是一種能夠記錄輸入脈沖個(gè)數(shù)的時(shí)序電路，在數(shù)字系統(tǒng)中使用非常廣泛，不僅能用于對(duì)時(shí)鐘脈沖計(jì)數(shù)，還可以用于分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和脈沖序列以及進(jìn)行數(shù)字運(yùn)算等。計(jì)數(shù)器的種類(lèi)繁多。按照計(jì)數(shù)器中觸發(fā)器是否同時(shí)翻轉(zhuǎn)，可以分為同步計(jì)數(shù)器和異步計(jì)數(shù)器。在同步計(jì)數(shù)器中，各個(gè)觸發(fā)器的時(shí)鐘脈沖是一樣的，所以觸發(fā)器的翻轉(zhuǎn)是同時(shí)發(fā)生的，這種電路結(jié)構(gòu)稱(chēng)為同步時(shí)序電路。在異步計(jì)數(shù)器中，觸發(fā)器的翻轉(zhuǎn)有先有后，即各個(gè)觸發(fā)器時(shí)鐘信號(hào)不同，這種電路結(jié)構(gòu)稱(chēng)為異步時(shí)序電路。按照計(jì)數(shù)器計(jì)數(shù)過(guò)程中數(shù)字增減分類(lèi)，可以把計(jì)數(shù)器分為

2、加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器。按照計(jì)數(shù)器中數(shù)字的編碼方式又可以分成二進(jìn)制計(jì)數(shù)器、二-十進(jìn)制計(jì)數(shù)器、循環(huán)碼計(jì)數(shù)器等。目前常用的計(jì)數(shù)器都已有成品，一般來(lái)說(shuō)，除計(jì)數(shù)外，它們還具備清零和預(yù)置功能，本實(shí)驗(yàn)采用的計(jì)數(shù)器為7490和74193，其中7490是一個(gè)二-五-十進(jìn)制異步計(jì)數(shù)器，管腳圖如圖7-1所示，內(nèi)部邏輯圖如圖7-2所示。NC表示為空腳，不接線；R1、R2為兩個(gè)異步清零端，S1、S2為兩個(gè)異步置位端，CP1、CP2為兩個(gè)時(shí)鐘輸入端，QA~QD為計(jì)數(shù)輸出端。如果時(shí)鐘從CP1引入，QA輸出為二進(jìn)制；時(shí)鐘從CP2輸入，QD輸出為五進(jìn)制；時(shí)鐘從CP1引入，QA接CP2，則QDQ

3、CQBQA輸出為8421BCD碼的十進(jìn)制計(jì)數(shù)器；如果時(shí)鐘從CP2引入，QD接CP1，則QAQDQCQB輸出為5421BCD碼的十進(jìn)制計(jì)數(shù)器。圖7-17490管腳圖圖7-27490內(nèi)部邏輯圖本實(shí)驗(yàn)中使用的另外一種計(jì)數(shù)器為74193，它是一個(gè)可預(yù)置同步十六進(jìn)制加減計(jì)數(shù)器，管腳圖如圖7-3所示，內(nèi)部邏輯圖如圖7-4所示。其中COUNTDOWN、COUNTUP為時(shí)鐘脈沖輸入端，分別為向上和向下計(jì)數(shù)；DATAA~DATAD為并行數(shù)據(jù)輸入端口；CLEAR為異步清零信號(hào)端；LOAD為置位端，將并行輸入端口的數(shù)據(jù)傳送到輸出端；BORROW為借位端；CARRY為進(jìn)位端；QA~QD為計(jì)數(shù)輸出端

4、口。圖7-374193管腳圖圖7-474193內(nèi)部邏輯圖本實(shí)驗(yàn)中用到的器件還有7475，它是一個(gè)四位的鎖存器，管腳圖如圖7-5所示。其中D1~D4為數(shù)據(jù)輸入端；G12、G34為鎖存控制端，當(dāng)控制端信號(hào)無(wú)效時(shí)，數(shù)據(jù)傳送至輸出端，控制信號(hào)有效時(shí)，實(shí)現(xiàn)鎖存，輸出保持不變；Q1~Q4為數(shù)據(jù)輸出端。實(shí)驗(yàn)內(nèi)容：TTL方波：將波形設(shè)置為方波，峰峰值設(shè)置為5V，直流偏置設(shè)置為2.5V1、7490為異步計(jì)數(shù)器，可以用5421和8421兩種碼制來(lái)實(shí)現(xiàn)十進(jìn)制計(jì)數(shù)，請(qǐng)用兩種碼制實(shí)現(xiàn)7490的十進(jìn)制計(jì)數(shù)，用TTL方波作為計(jì)數(shù)脈沖，并作出狀態(tài)表。2、計(jì)數(shù)器7490有兩個(gè)異步清零控制端R1和R2，試用7

5、490構(gòu)成六進(jìn)制（8421碼）和七進(jìn)制（5421碼）計(jì)數(shù)器，驗(yàn)證起功能并畫(huà)出連接圖。不使用其他器件，還能構(gòu)成哪些進(jìn)制的計(jì)數(shù)器。3、利用7490、7475、7448和數(shù)碼管，搭建一個(gè)十進(jìn)制計(jì)數(shù)、鎖存、譯碼、顯示電路，驗(yàn)證7448的滅零輸入功能和7475的鎖存功能，并記錄數(shù)碼管的顯示狀態(tài)。4、考慮一下如何用計(jì)數(shù)器實(shí)現(xiàn)分頻，用7490完成對(duì)TTL方波的二分頻和十分頻，并用示波器觀察8421碼和5421碼兩種碼制的分頻效果有什么不同。5、74193為可預(yù)置同步十六進(jìn)制加減計(jì)數(shù)器，搭建電路，驗(yàn)證74193的并行輸入功能和可逆計(jì)數(shù)功能，并注意觀察起借位和進(jìn)位，作出其狀態(tài)表。（74193

6、的clr接0，load接1，兩個(gè)時(shí)鐘輸入端一個(gè)接高電平，另外一個(gè)接脈沖輸入）6、（選作）用計(jì)數(shù)器和數(shù)據(jù)選擇器74153，實(shí)現(xiàn)一個(gè)信號(hào)為1001序列發(fā)生器，寫(xiě)出設(shè)計(jì)過(guò)程，并用實(shí)驗(yàn)來(lái)驗(yàn)證設(shè)計(jì)是否正確，記錄實(shí)驗(yàn)結(jié)果。