TTL和CMOS電路特點(diǎn)及區(qū)別.doc

《TTL和CMOS電路特點(diǎn)及區(qū)別.doc》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。

1、TTL和CMOS電路特點(diǎn)及區(qū)別TTL門電路的空載功耗較CMOS門的靜態(tài)功耗是較大的；CMOS的噪聲容限更大，抗干擾能力更強(qiáng)；TTL的速度高于CMOS；CMOS驅(qū)動(dòng)負(fù)載能力更強(qiáng)……1.TTL即Transistor-TransistorLogic。TTL電平信號(hào)被利用的最多是因?yàn)橥ǔ?shù)據(jù)表示采用二進(jìn)制規(guī)定，+5V等價(jià)于邏輯“1”，0V等價(jià)于邏輯“0”，這被稱做TTL（晶體管-晶體管邏輯電平）信號(hào)系統(tǒng)，這是計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部各部分之間通信的標(biāo)準(zhǔn)技術(shù)。TTL電平信號(hào)對(duì)于計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸是很理想的，首先計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸對(duì)于電源的要求不高以及熱損耗也較低，

2、另外TTL電平信號(hào)直接與集成電路連接而不需要價(jià)格昂貴的線路驅(qū)動(dòng)器以及接收器電路；再者，計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸是在高速下進(jìn)行的，而TTL接口的操作恰能滿足這個(gè)要求。TTL型通信大多數(shù)情況下，是采用并行數(shù)據(jù)傳輸方式，而并行數(shù)據(jù)傳輸對(duì)于超過(guò)10英尺的距離就不適合了。這是由于可靠性和成本兩面的原因。因?yàn)樵诓⑿薪涌谥写嬖谥嗪筒粚?duì)稱的問(wèn)題，這些問(wèn)題對(duì)可靠性均有影響。TTL電路不使用的輸入端懸空為高電平。最小輸出高電平VOHmin：2.4V，輸出低電平VOLmax：0.4V。在室溫下，一般輸出高電平是3.5V輸出低電平是0.2V。最小輸入高電平VIHmin：2.0V，最大輸入低電平VIL

3、max：0.8V；它的噪聲容限是0.4V。2.CMOS即Complementarymetal-oxide-semiconductor。1邏輯電平電壓接近于電源電壓，0邏輯電平接近于0V。而且具有很寬的噪聲容限。CMOS電路輸出高電平約為0.9Vcc，而輸出低電平約為0.1Vcc。CMOS電路不使用的輸入端不能懸空，會(huì)造成邏輯混亂。另外，CMOS集成電路電源電壓可以在較大范圍內(nèi)變化，因而對(duì)電源的要求不像TTL集成電路那樣嚴(yán)格。3.電平轉(zhuǎn)換電路：TTL推動(dòng)CMOS，因?yàn)樾盘?hào)為高電平時(shí)，TTL輸出和CMOS輸入的電壓值不一樣（TTLVOHmin=2.4v

4、連接時(shí)需要電平的轉(zhuǎn)換：就是用一個(gè)拉電阻接電源給TTL輸出升壓。4.OC門，又稱集電極開路與非門門電路，OpenCollector（OpenDrain）。實(shí)際使用中,有時(shí)需要兩個(gè)或兩個(gè)以上與非門的輸出端連接在同一條導(dǎo)線上，將這些與非門上的數(shù)據(jù)（狀態(tài)電平）用同一條導(dǎo)線輸送出去。因此，需要一種新的與非門電路--OC門來(lái)實(shí)現(xiàn)“線與邏輯”。OC門主要用于3個(gè)方面：1、實(shí)現(xiàn)與或非邏輯，用做電平轉(zhuǎn)換，用做驅(qū)動(dòng)器。由于OC門電路的輸出管的集電極懸空，使用時(shí)需外接一個(gè)上拉電阻Rp到電源VCC。OC門使用上拉電阻以輸出高電平，此外為了加大輸出引腳的驅(qū)動(dòng)能力，上拉電阻阻值的選擇原則，從降低功耗及芯片的灌電流能力考

5、慮應(yīng)當(dāng)足夠大；從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠小。2、線與邏輯，即兩個(gè)輸出端（包括兩個(gè)以上）直接互連就可以實(shí)現(xiàn)“AND”的邏輯功能。在總線傳輸?shù)葘?shí)際應(yīng)用中需要多個(gè)門的輸出端并聯(lián)連接使用，而一般TTL門輸出端并不能直接并接使用，否則這些門的輸出管之間由于低阻抗形成很大的短路電流（灌電流），而燒壞器件。在硬件上，可用OC門或三態(tài)門（ST門）來(lái)實(shí)現(xiàn)。用OC門實(shí)現(xiàn)線與，應(yīng)同時(shí)在輸出端口應(yīng)加一個(gè)上拉電阻。3、三態(tài)門（ST門）主要用在應(yīng)用于多個(gè)門輸出共享數(shù)據(jù)總線，為避免多個(gè)門輸出同時(shí)占用數(shù)據(jù)總線，這些門的使能信號(hào)（EN）中只允許有一個(gè)為有效電平（如高電平），由于三態(tài)門的輸出是推拉式的低阻輸出，且不需接上

6、拉（負(fù)載）電阻，所以開關(guān)速度比OC門快，常用三態(tài)門作為輸出緩沖器。OD門，即漏極開路門電路open-drain，必須外界上拉電阻和電源才能將開關(guān)電平作為高低電平用。否則它一般只作為開關(guān)大電壓和大電流負(fù)載，所以又叫做驅(qū)動(dòng)門電路。開漏形式的電路有以下幾個(gè)特點(diǎn)：1.利用外部電路的驅(qū)動(dòng)能力，減少IC內(nèi)部的驅(qū)動(dòng)?；蝌?qū)動(dòng)比芯片電源電壓高的負(fù)載.2.可以將多個(gè)開漏輸出的Pin，連接到一條線上。通過(guò)一只上拉電阻，在不增加任何器件的情況下，形成“與邏輯”關(guān)系。這也是I2C，SMBus等總線判斷總線占用狀態(tài)的原理。如果作為圖騰輸出必須接上拉電阻。接容性負(fù)載時(shí)，下降延是芯片內(nèi)的晶體管，是有源驅(qū)動(dòng)，速度較快；上升延

7、是無(wú)源的外接電阻，速度慢。如果要求速度高電阻選擇要小，功耗會(huì)大。所以負(fù)載電阻的選擇要兼顧功耗和速度。3.可以利用改變上拉電源的電壓，改變傳輸電平。例如加上上拉電阻就可以提供TTL/CMOS電平輸出等。4.開漏Pin不連接外部的上拉電阻，則只能輸出低電平。一般來(lái)說(shuō)，開漏是用來(lái)連接不同電平的器件，匹配電平用的。5.正常的CMOS輸出級(jí)是上、下兩個(gè)管子，把上面的管子去掉就是OPEN-DRAIN了。這種輸出的主要目的