資源描述：
《可測試性設(shè)計與ATPG.ppt》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在PPT專區(qū)-天天文庫。
1、Unit4VLSI設(shè)計方法Chap11可測試性設(shè)計與ATPG1Unit1緒論Unit2CMOS電路設(shè)計基礎(chǔ)Unit3CMOS電路的邏輯設(shè)計Unit4VLSI設(shè)計方法Chap8設(shè)計模式和設(shè)計流程Chap9RTL設(shè)計與仿真Chap10邏輯綜合與時序仿真Chap11可測試性設(shè)計與ATPGChap12版圖設(shè)計與驗證2SpecificationExecutablemodelRTLcodeGate-levelnetlistCell/interconnectlevelpositionMask-levelgeometry
2、System(Behavioral)levelRTLGate(Logic)levelLayout(Physical)Level設(shè)計階段（設(shè)計抽象層）設(shè)計結(jié)果3VLSI設(shè)計流程及典型EDA工具+常用的EDA工具CadenceSynopsysMagmaMentorGraphics4WhyDFTandATPGneeded inGate(Logic)Level？5WhyTesting因為：芯片在生產(chǎn)過程中會產(chǎn)生的電路結(jié)構(gòu)上的制造缺陷！所以：我們需要通過測試來挑出那些有制造缺陷的成品芯片，防止其流入用戶手中！6Wh
3、atisTesting測試(Testing)所要檢查的不是設(shè)計的功能錯誤，而是芯片在生產(chǎn)過程中引入的電路結(jié)構(gòu)上的制造缺陷(physicaldefects)測試并不關(guān)心設(shè)計本身具體實現(xiàn)了什么功能，而是要想辦法測試其是否有制造缺陷。對一個測試工程師來說，一塊MPEG解碼芯片和一塊USB接口芯片并沒有太大的區(qū)別，因為芯片功能是設(shè)計過程應(yīng)解決的問題了測試是向一個處于已知狀態(tài)的對象施加確定的輸入激勵，并測量其確定的輸出響應(yīng)與“理想”的期待響應(yīng)進行比較，進而判斷被測對象是否存在故障類似以前講過的RTL仿真（功能仿真）
4、的過程7HowTesting：ProductTestingToday自動測試儀(AutomaticTestEquipment,ATE)上運行的測試程序通常包含如下信息：激勵向量，響應(yīng)向量，以及控制和確定ATE時序所需要的信息等8WhatisDFT在過去的設(shè)計流程中，設(shè)計隊伍完成設(shè)計后將設(shè)計扔給專門的測試隊伍，由他們完成剩下的測試工作。而測試隊伍沿用功能仿真中的TestBench仿真向量進行故障測試，最多由于仿真向量比較龐大而做些裁剪借用功能仿真中的仿真向量進行故障測試，不能有效控制測試成本(cost-of
5、-test)功能仿真不等于故障仿真，測試向量過大ATE資源有限在設(shè)計流程中盡早考慮測試的要求，在設(shè)計階段就為將來的測試工作設(shè)計專門用于測試的硬件邏輯。這種通過增加額外的邏輯以增強設(shè)計的可測試性的工作就是可測試性設(shè)計(DFT，DesignforTestability)DFT是邏輯相關(guān)的工作，需在Gate(Logic)Level解決9DFT的作用提高產(chǎn)品質(zhì)量降低測試成本10WhatisATPGDFT通過增加額外的專門用于測試的硬件邏輯，以增強設(shè)計的可測試性。但對于測試，最后是需要體現(xiàn)在由此可以產(chǎn)生的測試向量A
6、TPG：自動測試向量生成測試是向一個處于已知狀態(tài)的對象施加確定的輸入激勵，并測量其確定的輸出響應(yīng)與“理想”的期待響應(yīng)進行比較，進而判斷被測對象是否存在故障。測試向量：輸入激勵＋“理想”的期待響應(yīng)從DFT來自動產(chǎn)生測試向量ATPG工具可以滿足大部分生產(chǎn)測試中所需的測試向量自動生成的要求，自動生成的測試向量提供改ATE測試程序用11FaultModelDFTATPGATE12WhatisaPhysicalDefect?13CMOS工藝中常見的制造缺陷或曰物理缺陷（PhysicalDefect）包括：對地和對電
7、源的短路由塵粒引起的連線斷路金屬穿通(metalspike-through)引起的晶體管源或漏的短路等14PhysicalDefects?FaultModel不管是對封裝好的成品還是對尚未封裝的“裸片”（die），要將探針伸入芯片結(jié)構(gòu)內(nèi)部進行測試，無論從技術(shù)或是經(jīng)濟角度都是根本不可行的。對芯片的測試只有通過有限的輸入/輸出管腳(I/Opin)來完成需要通過對芯片內(nèi)部制造缺陷引起的電路故障建立邏輯上的模型，從而通過測量電路在輸入輸出管腳上行為，來判斷芯片內(nèi)部是否存在制造缺陷PhysicalDefects（制
8、造缺陷）?FaultModel（故障模型）15故障模型由于引起芯片發(fā)生故障的制造缺陷原因多種多樣，為了便于分析和判斷故障，需要將故障的特征進行抽象和分類，把呈現(xiàn)同樣效果的故障歸并成同一種故障類型，并使用同一種描述方法，這種故障描述方式稱為故障模型當(dāng)前VLSI設(shè)計中常用的故障模型固定型故障模型(stuck-atfaultmodel)：使用最多時延故障模型(delayfaultmodel)基于電流的故障模型(current-bas
