資源描述：
《多模式頻率測量系統(tǒng)研究與設(shè)計.pdf》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在應(yīng)用文檔-天天文庫。
1、總第299期計算機(jī)與數(shù)字工程Vo1．42No．92014年第9期Computer＆DigitalEngineering1729多模式頻率測量系統(tǒng)研究與設(shè)計陳芳紅馬壯壯(1．西安工業(yè)大學(xué)電子信息工程學(xué)院信控技術(shù)研究所西安710032)(2．上海航海儀器有限責(zé)任公司技術(shù)中心慣性導(dǎo)航一室上海201206)摘要為了解決現(xiàn)有頻率測量模式單一性，設(shè)計了一個具有多模式下工作的頻率測量系統(tǒng)，通過手動和全自動實現(xiàn)頻率測量。在手動模式測量中可以根據(jù)所需選擇測量頻率的模式，測周模式，多周期同步模式，全同步模式；全自動測量中，首先對待測信號粗測，根據(jù)粗測結(jié)果劃分不同頻率段
2、，對不同頻率段采用不同測頻模式。FPGA作為核心的功能模塊，其內(nèi)部集成了脈沖計數(shù)模塊和控制模塊；NiosⅡ軟核處理器作為系統(tǒng)整體控制模塊，實現(xiàn)數(shù)據(jù)處理，并將數(shù)據(jù)在上位機(jī)實時顯示出來。關(guān)鍵詞多模式頻率測量；FPGA；NiosⅡ中圖分類號TP391DOI：10．3969／j．issn1672—9722．2014．09．044Multi—ModeFrequencyMeasurementSystemCHENFanghongMAZhuangzhuangz(1．SchoolofElectronicInformationEngineering，Xi’anTech
3、nologicalUniversity，Xi’an710021)(2．InertialNavigationDepartment1，NauticalInstrumentCo．，Ltd，TechnologyCenter,Shanghai201206)AbstractAfrequencymeasurementsystemisdesignedwithmulti-modeoperationinordertOsolvetheunityoftheex—istingmodeoffrequencymeasurement，whichisachievedbymanual
4、andautomaticfrequencymeasurement．Itispossibletoselecttherequiredmodeoffrequencymeasurementinthemanualmeasurement，themeasuringcyclemode，multi-cyclesyn—chronizationmode，thefullsynchronousmode．Firstlythemeasuredsignalistreatedbyroughmeasurementduringtheauto—maticfrequencymeasurem
5、ent，differentfrequencybandsaredividedaccordingtotheroughmeasurementresult，yetadoptingdistinctmodeof~equencymeasurement．FPGAisactedasthecorefunctionmodule，whichisinternalintegrationofpulsecountingmoduleandcontrolmodule；Nios11soft-coreprocessorisastheoverallsystemcontrolmodule，p
6、rocessingdataanddisplayingthedateinrealtimeonthehostcomputer．KeyWordsmulti-modefrequencymeasurement，F(xiàn)PGA，NiosIIClassNumberTP391待測信號和時間基準(zhǔn)信號都不存在±1誤差。本1引言系統(tǒng)結(jié)合各個測頻法的優(yōu)缺點，可以實現(xiàn)多種模式在電子領(lǐng)域中頻率測量精度是一個重要指標(biāo)。切換，自由選擇所需測頻模式_1]。測周模式就是在待測信號一個周期內(nèi)對時基信號2系統(tǒng)總體框圖設(shè)計的計數(shù)。直接測頻法就是在一定時間內(nèi)對待測信號計數(shù)。這兩種模式的計數(shù)值會產(chǎn)生
7、±1個計數(shù)系統(tǒng)總體框圖如圖1可知，本系統(tǒng)中將Nios脈沖差。多周期同步模式是在測周法基礎(chǔ)上實現(xiàn)Ⅱ軟核處理器植入FPGA芯片內(nèi)，作為系統(tǒng)的控的，在待測信號多個整周期內(nèi)對時間基準(zhǔn)信號計制核心。它包括利用硬件描述語言實現(xiàn)的數(shù)字邏數(shù)，消除了待測信號產(chǎn)生的誤差。改進(jìn)的多周期全輯模塊和NiosII的定制以及其中的軟件設(shè)計，數(shù)同步模式是同時消除了時間基準(zhǔn)信號的誤差，使對字邏輯模塊利用Verilog語言編寫，邏輯模塊有脈收稿日期：2014年3月3日，修回日期：2014年4月27日作者簡介：陳芳紅，女，碩士研究生，研究方向：計算機(jī)控制。馬壯壯，男，助理工程師，研究方
8、向：電子對抗。陳芳紅等：多模式頻率測量系統(tǒng)研究與設(shè)計第42卷沖同步模塊、計數(shù)鎖存模塊。NiosII讀取數(shù)，并通的。時間基準(zhǔn)
