資源描述：
《通信原理課程設(shè)計(jì) CMI編譯碼.doc》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。
1、實(shí)驗(yàn)5CMI編碼器設(shè)計(jì)一、預(yù)備知識1.預(yù)習(xí)Altera公司quartus軟件的使用方法。2.預(yù)習(xí)FPGA的基本編程技術(shù)。3.復(fù)習(xí)通信原理中關(guān)于CMI編碼部分的知識。二、實(shí)驗(yàn)?zāi)康?.掌握FPGA中實(shí)現(xiàn)CMI編碼的方法。三、實(shí)驗(yàn)儀器1．LTE-TX-02E型通信原理實(shí)驗(yàn)箱一臺2．計(jì)算機(jī)（帶quartusII開發(fā)環(huán)境）一臺3．JTAG下載電纜一根4．6號板一塊5．8號板一塊6．信號源板一塊7．示波器一臺四、實(shí)驗(yàn)原理CMI編碼規(guī)則見如下表所示：輸入碼字編碼結(jié)果001100/11交替表示在CMI編碼中，輸入碼字0直接輸出01碼型，較為簡單。對于輸入為1的碼字，其輸出不僅
2、與當(dāng)前碼字有關(guān)，還與前一個(gè)“1”碼的輸出有關(guān)，輸出存在兩種結(jié)果00或11碼，交替出現(xiàn)。在同步情況下，輸出只對應(yīng)三種有效碼型，10碼型無效，因此可以根據(jù)這個(gè)特點(diǎn)進(jìn)行檢錯(cuò)。同時(shí)，編碼后的速率增加一倍。五、設(shè)計(jì)要求與方法1.設(shè)計(jì)要求從信號源接8K的PN序列和8K時(shí)鐘到8號板，對8號板的FPGA進(jìn)行編程完成PN序列的CMI編碼。在程序中定義的端口是：輸入：CLK_ENCODE：時(shí)鐘輸入端，由信號源CLK1引入8k的時(shí)鐘信號。RST：復(fù)位信號，高電平有效。NRZ_IN：NRZ碼信號輸入。輸出：CMI_OUT：CMI編碼輸出。說明：CLK_ENCODE：8號板的FPGA的
3、16腳，插座的名稱為“CLK”。RST：8號板FPGA39腳，復(fù)位信號，S2pn1往上撥時(shí)，復(fù)位信號有效。NRZ_IN：8號板的FPGA的10腳，插座的名稱為“COMRXA”。CMI_OUT：8號板的FPGA的77腳，插座的名稱為“PCMOUTB”。2.設(shè)計(jì)方法首先將輸入數(shù)據(jù)依據(jù)編碼要求編成相應(yīng)碼字，0碼編成“01”，1碼交替成“00”或“11”，然后在原時(shí)鐘上升沿和下降沿分別取高位和低位進(jìn)行并串轉(zhuǎn)換輸出，就達(dá)到倍頻輸出的目的。六、實(shí)驗(yàn)步驟1.在quartus中新建或打開工程文件CMI_ENCODE.qpf。注意，工程設(shè)置不要隨便改動，特別是管腳定義、器件定義
4、，否則會損壞器件。2.在CMI_ENCODE.V中添加代碼。然后，編譯仿真后。經(jīng)檢查后方可下載（確認(rèn)管腳分配正常）。3.關(guān)電，用信號連接導(dǎo)線按如下方式連線：源插座目的插座CLK1（信號源板）CLK（8號板）PN（信號源板）COMRXA（8號板）4.將信號源的撥碼開關(guān)S4撥位“1100”。5.將JTAG下載電纜與8號板的J601（JTAG下載）連接，注意連接方向。6.開電，將程序下載至FPGA中。7.用示波器觀察8號板上測試點(diǎn)PCMOUTB和信號源的測試點(diǎn)PN看CMI編碼信號是否正確。8.實(shí)驗(yàn)完成后復(fù)原LTE-TX-02E實(shí)驗(yàn)箱。實(shí)驗(yàn)6CMI譯碼器設(shè)計(jì)一、預(yù)備知
5、識1.預(yù)習(xí)Altera公司quartus軟件的使用方法。2.預(yù)習(xí)FPGA的基本編程技術(shù)。3.復(fù)習(xí)通信原理中關(guān)于CMI譯碼部分的知識。二、實(shí)驗(yàn)?zāi)康?.掌握FPGA中實(shí)現(xiàn)CMI譯碼的方法。三、實(shí)驗(yàn)儀器1．LTE-TX-02E型通信原理實(shí)驗(yàn)箱一臺2．計(jì)算機(jī)（帶quartusII開發(fā)環(huán)境）一臺3．JTAG下載電纜一根4．6號板一塊5．8號板一塊6．信號源板一塊7．示波器一臺四、實(shí)驗(yàn)原理CMI編碼規(guī)則見如下表所示：輸入碼字編碼結(jié)果001100/11交替表示CMI譯碼關(guān)鍵是要檢測出哪兩個(gè)碼元是一組。通過分析編碼規(guī)則可知，只要檢測到了下降沿，后面的信號即可進(jìn)行分組譯碼。CM
6、I碼具有檢錯(cuò)能力，這是因?yàn)?碼用00或11表示，而0碼用01碼表示，因而在CMI碼流中不存在10碼，且無00與11碼組連續(xù)出現(xiàn)，這個(gè)特點(diǎn)可用于檢測CMI的部分錯(cuò)碼。在CMI解碼端，存在兩種狀態(tài)，因而需進(jìn)行同步。同步過程的設(shè)計(jì)可根據(jù)碼字的狀態(tài)進(jìn)行：因?yàn)樵谳斎氪a字中不存在10碼型，如果出現(xiàn)10碼，則必須調(diào)整同步狀態(tài)。五、設(shè)計(jì)要求與方法1.設(shè)計(jì)要求將CMI編碼實(shí)驗(yàn)后的CMI碼譯碼。在程序中定義的端口是：輸入：CLK_DECODE：CMI譯碼時(shí)鐘。RST：復(fù)位信號，高電平有效。CMI_IN：CMI信號輸入。輸出：NRZ_OUT：CMI譯碼輸出。說明：CLK_DECOD
7、E：8號板的FPGA的16腳，插座的名稱為“CLK”。RST：8號板FPGA39腳，復(fù)位信號，S2pn1往上撥時(shí)，復(fù)位信號有效。CMI_IN：8號板的FPGA的10腳，插座的名稱為“COMRXA”。NRZ_OUT：8號板的FPGA的75腳，插座的名稱為“串口時(shí)鐘”。2.設(shè)計(jì)方法CMI譯碼電路由串并變換器、譯碼器、同步檢測器、扣脈沖電路等電路組成。1)首先將輸入原始時(shí)鐘分頻，譯碼速度降一倍；2)然后進(jìn)行串并轉(zhuǎn)換，將輸入的二倍編碼后的信號轉(zhuǎn)換成2bit的信號用于譯碼；3)最后CMI譯碼：將CMI碼的高位與低位通過異或非門實(shí)現(xiàn)CMI碼的譯碼，如果高位和低位相同就譯成
8、1，如果不同就譯成0。六、實(shí)驗(yàn)步驟1.
