資源描述：
《直接數(shù)字頻率合成器(DDS)介紹ppt課件.ppt》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。
1、直接數(shù)字頻率合成技術(shù)(DDS)波形是信息和能量的載體,它無(wú)處不在。DDS技術(shù)是一種先進(jìn)的波形產(chǎn)生技術(shù),已經(jīng)在實(shí)際中獲得廣泛應(yīng)用。頻率綜合技術(shù)概述頻率可變的振蕩源通過(guò)改變R,L,C元件參數(shù)改變正弦振蕩的頻率通過(guò)改變充放電電流改變振蕩頻率改變R；改變L；改變C；改變電流壓控振蕩器VCO用斜波掃描電壓(流)控制產(chǎn)生掃頻振蕩器用于頻率穩(wěn)定度和精度儀器不高的場(chǎng)合頻率合成技術(shù)間接合成法------鎖相環(huán)PLL直接模擬合成法(早期的直接合成法)------通過(guò)模擬電路實(shí)現(xiàn)多級(jí)的連續(xù)混頻分頻,獲得很小的頻率步進(jìn),電路復(fù)雜,不易集成直接數(shù)字合成法------DDSVCO--用電壓(流)
2、控制振蕩頻率改變R改變L改變C改變電流頻率綜合技術(shù)概述開(kāi)環(huán)VCO的頻率穩(wěn)定度和頻率精度較低PLL使輸出頻率的穩(wěn)定度和精度,接近參考振蕩源(通常用晶振)。PLL框圖如下:PLL的構(gòu)成在反饋環(huán)路中插入頻率運(yùn)算功能,即可改變PLL的輸出頻率。有三種頻率運(yùn)算方式:倍頻分頻混頻分別進(jìn)行頻率的×,÷,±運(yùn)算上述運(yùn)算由模擬和數(shù)字電路混合實(shí)現(xiàn),由數(shù)字鑒相器,數(shù)字分頻器,壓控振蕩器和模擬環(huán)路濾波器組成。輸出頻率分別為參考頻率的N倍,1/N,±FLPLL為了使輸出頻率有更高的分辨率,常用到多環(huán)頻率合成和小數(shù)分頻等技術(shù)。隨著頻率分辨率的提高,PLL的鎖定時(shí)間也越長(zhǎng),頻率變化越慢。DDS19
3、71年,由J.Tierney和C.M.Tader等人在“ADigitalFrequencySynthesizer”一文中首次提出了DDS的概念。DDS或DDFS是DirectDigitalFrequencySynthesis的簡(jiǎn)稱。通常將此視為第三代頻率合成技術(shù)。它突破了前兩種頻率合成法的原理,從”相位”的概念出發(fā)進(jìn)行頻率合成。這種方法不僅可以產(chǎn)生不同頻率的正弦波,而且可以控制波形的初始相位。還可以用DDS方法產(chǎn)生任意波形(AWG)。DDS原理工作過(guò)程為：1、將存于數(shù)表中的數(shù)字波形，經(jīng)數(shù)模轉(zhuǎn)換器D/A，形成模擬量波形。2、改變輸出信號(hào)頻率的兩種方法：(1)、改變查表尋
4、址的時(shí)鐘CLOCK的頻率，可以改變輸出波形的頻率。(2)、改變尋址的步長(zhǎng)來(lái)改變輸出信號(hào)的頻率，DDS即采用此法。步長(zhǎng)即為對(duì)數(shù)字波形查表的相位增量。由累加器對(duì)相位增量進(jìn)行累加，累加器的值作為查表地址。3、D/A輸出的階梯形波形，經(jīng)低通(帶通)濾波，成為質(zhì)量符合需要的模擬波形。累加器的工作示意圖設(shè)相位累加器的位寬為2N，Sin表的大小為2p,累加器的高P位用于尋址Sin表。時(shí)鐘Clock的頻率為fc，若累加器按步進(jìn)為1地累加直至溢出一遍的頻率為若以M點(diǎn)為步長(zhǎng),產(chǎn)生的信號(hào)頻率為M稱為頻率控制字。DDS系統(tǒng)的核心是相位累加器，它由一個(gè)加法器和一個(gè)相位寄存器組成，每來(lái)一個(gè)時(shí)鐘，
5、相位寄存器以步長(zhǎng)增加，相位寄存器的輸出與相位控制字相加，然后輸入到正弦查詢表地址上。正弦查詢表包含一個(gè)周期正弦波的數(shù)字幅度信息，每個(gè)地址對(duì)應(yīng)正弦波中0~360o范圍的一個(gè)相位點(diǎn)。查詢表把輸入的地址相位信息映射成正弦波幅度的數(shù)字量信號(hào)，驅(qū)動(dòng)DAC，輸出模擬量。相位寄存器每經(jīng)過(guò)2N/M個(gè)fc時(shí)鐘后回到初始狀態(tài)，相應(yīng)地正弦查詢表經(jīng)過(guò)一個(gè)循環(huán)回到初始位置，整個(gè)DDS系統(tǒng)輸出一個(gè)正弦波。輸出正弦波周期為頻率為頻率控制字與輸出信號(hào)頻率和參考時(shí)鐘頻率之間的關(guān)系為：其中N是相位累加器的字長(zhǎng)。頻率控制字與輸出信號(hào)頻率成正比。由采樣定理，所產(chǎn)生的信號(hào)頻率不能超過(guò)時(shí)鐘頻率的一半，在實(shí)際運(yùn)用
6、中，為了保證信號(hào)的輸出質(zhì)量，輸出頻率不要高于時(shí)鐘頻率的33%,以避免混疊或諧波落入有用輸出頻帶內(nèi)。在圖中，相位累加器輸出位并不全部加到查詢表，而要截?cái)唷Ｏ辔唤財(cái)鄿p小了查詢表長(zhǎng)度，但并不影響頻率分辨率，對(duì)最終輸出僅增加一個(gè)很小的相位噪聲。DAC分辨率一般比查詢表長(zhǎng)度小2~4位。通常用頻率增量來(lái)表示頻率合成器的分辨率，DDS的最小分辨率為這個(gè)增量也就是最低的合成頻率。最高的合成頻率受奈奎斯特抽樣定理的限制，所以有與PLL不同,DDS的輸出頻率可以瞬時(shí)地改變,即可以實(shí)現(xiàn)跳頻，這是DDS的一個(gè)突出優(yōu)點(diǎn)，用于掃頻測(cè)量和數(shù)字通訊中，十分方便。DDS這種技術(shù)的實(shí)現(xiàn)依賴于高速數(shù)字電路
7、的產(chǎn)生，目前，其工作速度主要受D/A變換器的限制。利用正弦信號(hào)的相位與時(shí)間呈線性關(guān)系的特性，通過(guò)查表的方式得到信號(hào)的瞬時(shí)幅值，從而實(shí)現(xiàn)頻率合成。DDS具有超寬的相對(duì)寬帶，超高的捷變速率，超細(xì)的分辨率以及相位的連續(xù)性，可編程全數(shù)字化，以及可方便實(shí)現(xiàn)各種調(diào)制等優(yōu)越性能。但存在雜散大的缺點(diǎn)，限于數(shù)字電路的工作速度,DDS的頻率上限目前還只能達(dá)到數(shù)百兆,限制了在某些領(lǐng)域的應(yīng)用。AD9830芯片特性：+5V電壓供電50MHz頻率片內(nèi)正弦查詢表片內(nèi)10位數(shù)模轉(zhuǎn)換器并行數(shù)據(jù)接口掉電功能選擇250mW功耗48引腳薄方扁封裝（TQFP）DDS的信號(hào)質(zhì)量分析取樣系統(tǒng)信號(hào)
