EDA課程設(shè)計(jì)報(bào)告彩燈控制器.doc

《EDA課程設(shè)計(jì)報(bào)告彩燈控制器.doc》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。

1、....1設(shè)計(jì)目的熟練掌握EDA技術(shù)利用計(jì)算機(jī)方面的課程解決專業(yè)課程方面點(diǎn)具體問題，達(dá)到解決問題，完成課程設(shè)計(jì)任務(wù)，培養(yǎng)實(shí)踐的目的。2設(shè)計(jì)要求和任務(wù)利用所學(xué)的EDA設(shè)計(jì)方法設(shè)計(jì)彩燈控制器，熟練使用使用QUARTUSII應(yīng)用軟件，進(jìn)一步學(xué)習(xí)使用VHDL語言、原理圖等EDA設(shè)計(jì)方法進(jìn)行綜合題目的方法。功能要求:1.要有多種花型變化(至少4種).2.多種花型可以自動(dòng)變換，循環(huán)往復(fù).3.彩燈變換的快慢節(jié)拍可以選擇.4.具有清零開關(guān).3總體設(shè)計(jì)思路及原理描述3.1功能描述在電路中以1代表燈亮,以0代表燈滅,由.資料........0,1按不同的規(guī)律組合代

2、表不同的燈光圖案,同時(shí)使其選擇不同的頻率,從而實(shí)現(xiàn)多種圖案多種頻率的花樣功能顯示。在該電路中只需簡(jiǎn)單的修改程序就可以靈活地調(diào)整彩燈圖案和變化方式。下面就以一個(gè)十六路彩燈控制系統(tǒng)的實(shí)現(xiàn)為例進(jìn)行簡(jiǎn)單說明。此十六路彩燈控制系統(tǒng)設(shè)定有六種花樣變化,這六種花樣可以進(jìn)行自動(dòng)切換,并且每種花樣可以選擇不同的頻率。3.2設(shè)計(jì)原理用VHDL進(jìn)行設(shè)計(jì),首先應(yīng)該了解,VHDL語言一種全方位硬件描述語言,包括系統(tǒng)行為級(jí),寄存?zhèn)鬏敿?jí)和邏輯門級(jí)多個(gè)設(shè)計(jì)層次。應(yīng)充分利用DL“自頂向下”的設(shè)計(jì)優(yōu)點(diǎn)以及層次化的設(shè)計(jì)概層次概念對(duì)于設(shè)計(jì)復(fù)雜的數(shù)字系統(tǒng)是非常有用它使得人們可以從簡(jiǎn)單的

3、單元入手,逐漸構(gòu)成龐大而復(fù)雜的系統(tǒng)。首先應(yīng)進(jìn)行系統(tǒng)模塊的劃分,規(guī)定每一模塊的功能以及各個(gè)模塊之間的接口。最終設(shè)計(jì)方案為:以一個(gè)十六路彩燈花樣控制器、一個(gè)四頻率輸出分頻器,一個(gè)四選一控制器和一個(gè)時(shí)間選擇器總共四部分來完成設(shè)計(jì)。四選一控制器從分頻器選擇不同頻率的時(shí)鐘信號(hào)輸送到彩燈花樣控制器,從而達(dá)到控制彩燈閃爍速度的快慢,時(shí)間選擇器控制每種速度維持的時(shí)間長(zhǎng)短。整個(gè)十六路彩燈控制系統(tǒng)設(shè)計(jì)的模塊圖如圖1所示????.資料........圖一4分層次方案設(shè)計(jì)及代碼描述4.1子模塊及其功能本次設(shè)計(jì)分為四個(gè)子模塊,即十六路彩燈花樣控制器、四頻率輸出分頻器,四

4、選一控制器和時(shí)間選擇器,其子模塊及其功能如下:4.1.1四頻率輸出分頻器在本次設(shè)計(jì)中,設(shè)計(jì)了六種花樣,要求這六種花樣以不同的頻率顯示,而只有一個(gè)輸入的時(shí)鐘信號(hào),所以對(duì)所輸入的時(shí)鐘信號(hào)進(jìn)行2分頻,4分頻,8分頻.資料........,16分頻,得到四種頻率信號(hào),CLKDIV模塊用來完成此功能。4.1.2時(shí)間選擇器時(shí)間選擇器實(shí)際上是兩個(gè)分頻器,其中一個(gè)頻率是另一個(gè)頻率的兩倍。本來這兩個(gè)分頻器是可以在上述的四頻率輸出器中實(shí)現(xiàn)的,但為了方便地為四選一控制器提供不同的時(shí)間選擇條件,就將這兩個(gè)分頻器獨(dú)立開來。這兩個(gè)輸出的時(shí)鐘信號(hào)組合起來就可以為四選一控制器

5、提供00,01,10,11四個(gè)時(shí)間選擇條件,如下圖三所示。圖二4.1.3四選一控制器四選一控制器功能是從分頻器中選擇不同頻率的時(shí)鐘信號(hào)送給彩燈控制器,實(shí)現(xiàn)彩燈閃爍的頻率變化。4.1.4彩燈控制器彩燈控制電路是整個(gè)設(shè)計(jì)的核心.資料........,它負(fù)責(zé)整個(gè)設(shè)計(jì)的輸出效果即各種彩燈圖案的樣式變化。該程序充分地說明了用VHDL設(shè)計(jì)電路的“彈”性,即可通過改變程序中輸出變量Q的位數(shù)來改變彩燈的數(shù)目。其中,P1進(jìn)程對(duì)燈閃的速度控制有兩種方式可改變燈閃的速度:一是改變外部時(shí)鐘的賦值,二是改變信號(hào)U的位數(shù)。P2進(jìn)程能進(jìn)行彩燈的圖案控制,改變s的位數(shù)即可改變

6、要控制圖案的數(shù)目,改變輸出變量Q的組合即可變幻彩燈圖案。最后,當(dāng)各個(gè)模塊均完成上述操作之后,即可利用MAXPLUS2的原理圖輸入,調(diào)用各個(gè)元器件(底層文件),以原理圖的形式形成最后的十六路彩燈顯示系統(tǒng)(頂層文件),并且進(jìn)行仿真。仿真通過,即可下載到指定的CPLD芯片里面,并進(jìn)行實(shí)際連線,進(jìn)行最后的硬件測(cè)試。當(dāng)然,可以將各個(gè)模塊所生成的元件符號(hào)存放在元件庫(kù)中,用以被其它人或其它的設(shè)計(jì)所重復(fù)調(diào)用,以簡(jiǎn)化后面的設(shè)計(jì)。4.2代碼描述4.2.1時(shí)序控制電路部分程序如下：libraryieee;useieee.std_logic_1164.all;usei

7、eee.std_logic_unsigned.all;useieee.std_logic_arith.all;entitytimecontrolis--定義實(shí)體port(clk:instd_logic;--時(shí)鐘信號(hào).資料........clr:instd_logic;--復(fù)位信號(hào)opt:instd_logic;--快慢控制信號(hào)clkout:outstd_logic--輸出時(shí)鐘信號(hào));endtimecontrol;architectureoneoftimecontrolissignalclk_tmp:std_logic;signalcounter

8、:std_logic_vector(1downto0);--定義計(jì)數(shù)器beginprocess(clk,clr,opt)beginifclr='0't