最新[工學(xué)]eda實(shí)驗(yàn)指導(dǎo)及講義課件ppt.ppt

《最新[工學(xué)]eda實(shí)驗(yàn)指導(dǎo)及講義課件ppt.ppt》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。

1、[工學(xué)]eda實(shí)驗(yàn)指導(dǎo)及講義零、EDA知識(shí)簡(jiǎn)介一、背景知識(shí)二、開(kāi)發(fā)環(huán)境介紹三、本次設(shè)計(jì)相關(guān)內(nèi)容四、實(shí)驗(yàn)要求內(nèi)容提要什么是EDA技術(shù)？EDA（ElectronicDesignAutomation，電子設(shè)計(jì)自動(dòng)化）是在計(jì)算機(jī)的輔助下完成電子產(chǎn)品設(shè)計(jì)的一種先進(jìn)的硬件設(shè)計(jì)技術(shù)！是立足于計(jì)算機(jī)工作平臺(tái)開(kāi)發(fā)出來(lái)的一整套先進(jìn)的設(shè)計(jì)電子系統(tǒng)的軟件工具。計(jì)算機(jī)并口器件編程接口PCBBoardPLD編程目標(biāo)文件零、EDA知識(shí)簡(jiǎn)介QuartusⅡ簡(jiǎn)介QuartusⅡ提供了方便的設(shè)計(jì)輸入方式、快速的編譯和直接易懂的器件編程。能夠支持邏輯門(mén)數(shù)在百萬(wàn)門(mén)以上的邏輯器件的開(kāi)發(fā)，并且為第三方工具提供了無(wú)縫接口。Quart

2、usⅡ支持的器件有：StratixⅡ、StratixGX、Stratix、Mercury、MAX3000A、MAX7000B、MAX7000S、MAX7000AE、MAXⅡ、FLEX6000、FLEX10K、FLEX10KA、FLEX10KE、Cyclone、CycloneⅡ、APEXⅡ、APEX20KC、APEX20KE和ACEX1K系列。QuartusⅡ軟件包的編程器是系統(tǒng)的核心，提供功能強(qiáng)大的設(shè)計(jì)處理，設(shè)計(jì)者可以添加特定的約束條件來(lái)提高芯片的利用率。EDA/SOC實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)可編程器件內(nèi)部邏輯單元圖一、背景知識(shí)世界著名的數(shù)字可編程器件公司位于硅谷圣侯塞的ALTERA總部九十年代以后

3、發(fā)展很快，最大的可編程邏輯器件供應(yīng)商之一。FPGA的發(fā)明者，老牌PLD/FPGA公司，是最大可編程邏輯器件供應(yīng)商之一。99年Xilinx收購(gòu)了Philips的PLD部門(mén)Lattice是ISP（在線可編程）技術(shù)的發(fā)明者，Lattice中小規(guī)模PLD/FPGA比較有特色，是世界第三大可編程邏輯器件供應(yīng)商。一、背景知識(shí)MAX+PLUSII普遍認(rèn)為MaxplusII曾經(jīng)是最優(yōu)秀的PLD開(kāi)發(fā)平臺(tái)之一，適合開(kāi)發(fā)早期的中小規(guī)模PLD/FPGA,目前已經(jīng)由QuartusII替代QuartusIIAltera新一代FPGA/PLD開(kāi)發(fā)軟件，適合新器件和大規(guī)模FPGA的開(kāi)發(fā)，已經(jīng)取代MaxplusII。SO

4、PCBuilder:配合QuartusII，可以完成集成CPU的FPGA芯片的開(kāi)發(fā)工作DSPBuilder:QuartusII與Matlab的接口，利用IP核在Matlab中快速完成數(shù)字信號(hào)處理的仿真和最終FPGA實(shí)現(xiàn)開(kāi)發(fā)軟件一、背景知識(shí)主流芯片選型指導(dǎo)主流FPGA產(chǎn)品型號(hào)（1.5V）邏輯單元鎖相環(huán)M4KRAM塊備注EP1C32,910113每塊RAM為4Kbit，可以另加1位奇偶校驗(yàn)位EP1C44,000217EP1C65,980220EP1C1212,060252EP1C2020,060264一、背景知識(shí)芯片EPM7128SLC84--15工作電壓：5V封裝：PLCC84I/O數(shù)

5、：64宏單元：128ALTERA的EPM7128SCPLD是基于第二代MAX結(jié)構(gòu)體系的高性能EEPROM結(jié)構(gòu)的CPLD。完全符合IEEE1149.1JTAG邊界掃描標(biāo)準(zhǔn)，具有5VISP的功能。具有最小5ns的引腳到引腳的邏輯時(shí)延，最高可達(dá)175.4MHz的計(jì)數(shù)頻率。引腳可配置為開(kāi)漏輸出。每個(gè)宏單元都有獨(dú)立的可編程電源控制，最多可以節(jié)省50%的功耗。宏單元內(nèi)的寄存器具有單獨(dú)的時(shí)鐘和復(fù)位等信號(hào)。支持多種電壓接口。一、背景知識(shí)EPM7128S芯片管腳圖一、背景知識(shí)EPM7128S芯片各管腳定義JTAG：TDI（14）、TMS（23）、TCK（62）、TDO（71）I/O：（輸入/輸出）4、5

6、、6、8、9、10、11、12、15、16、17、18、20、21、22、24、25、27、28、29、30、31、33、34、35、36、37、39、40、41、44、45、46、48、49、50、51、52、54、55、56、57、58、60、61、63、64、65、67、68、69、70、73、74、75、76、77、79、80、81INPUT/GCLK1：83（輸入/時(shí)鐘）INPUT/OE2/GCLK2：2（輸入/輸出使能信號(hào)/時(shí)鐘）INPUT/OE1：84（輸入/輸出使能信號(hào)）INPUT/GLCR：1(輸入/清除)VCC：3、13、26、38、43、53、66、78（+5V電源

7、）GND：7、19、32、42、47、59、72、82（地）一、背景知識(shí)編程硬件設(shè)置啟動(dòng)MAXPLUSII開(kāi)發(fā)系統(tǒng)，打開(kāi)MAX+PLUSII編程器，即選Programmer，選OptionsHardwareSetup，按如下對(duì)話框設(shè)置編程硬件。二、開(kāi)發(fā)環(huán)境介紹程序下載過(guò)程安裝下載編程電纜：將其25針的接插頭接到計(jì)算機(jī)的并行口上，另一端連接到實(shí)驗(yàn)箱的JTAG編程座上，并確保電纜兩端接觸良好。二、開(kāi)發(fā)環(huán)境介紹下載線原理圖JP1接目標(biāo)板