系統(tǒng)級封裝的迅速崛起

系統(tǒng)級封裝的迅速崛起

ID:6282832

大小:331.00 KB

頁數(shù):10頁

時間:2018-01-08

系統(tǒng)級封裝的迅速崛起_第1頁
系統(tǒng)級封裝的迅速崛起_第2頁
系統(tǒng)級封裝的迅速崛起_第3頁
系統(tǒng)級封裝的迅速崛起_第4頁
系統(tǒng)級封裝的迅速崛起_第5頁
資源描述:

《系統(tǒng)級封裝的迅速崛起》由會員上傳分享,免費在線閱讀,更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、較短的開發(fā)時間和具有成本效益的小型化需求催生戰(zhàn)無不勝的技術(shù)組合。這正是迅速興起的系統(tǒng)級封裝(SiP)技術(shù)的寫照。SiP也可以采用直接方式在最小的空間整合一系列異構(gòu)技術(shù),例如,各種硅IC和分立元件。現(xiàn)在的SiP可以將微處理器、存儲器(如EPROM和DRAM)、FPGA、電阻器、電容和電感器合并在一個容納多達四或五個芯片的封裝中。引領(lǐng)開發(fā)SiP解決方案的幾家公司不僅帶來了他們自己的方法,而且還與重要的IC芯片生產(chǎn)商合作開發(fā)全新的SiP解決方案。在更大范圍內(nèi),SiP還可以彌補系統(tǒng)級芯片(SoC)技術(shù)開發(fā)和非返

2、回工程學(xué)(NRE)成本過高以及上市時間過長等方面的不足。全新的SoC需要耗費大量的時間和金錢,許多產(chǎn)品(特別是那些消費類產(chǎn)品)不堪重負(fù)。例如,某些SoC的上市時間長達18個月,而SiP可以將該時間削減50%或更長。通過垂直集成,SiP也可以縮短互連距離。這樣可以縮短信號延遲時間、降低噪音并減少電容效應(yīng),使信號速度更快。功率消耗也較低。有時,SiP作為進一步開發(fā)SoC的中間環(huán)節(jié),最終將全部內(nèi)容合并到一個硅芯片上。這一點特別是在藍(lán)牙設(shè)備、手機、汽車電子、成像和顯示產(chǎn)品、數(shù)碼相機和電源中確定無疑。SiP切合這

3、些應(yīng)用的封裝需要,與傳統(tǒng)的IC封裝相比,通常最多可節(jié)約80%的資產(chǎn),并將重量降低90%。這些數(shù)字背后的一個關(guān)鍵原因就是采用了表面貼裝技術(shù)(SMT)。SiP技術(shù)將電子制造服務(wù)(EMS)的SMT和半導(dǎo)體裝配服務(wù)(SAS)融合為一體。SiP通過將存儲器和邏輯芯片堆疊在一起滿足眾多消費應(yīng)用的需求。事實上,Intel最近對邏輯電路和存儲器開發(fā)了折疊型堆疊芯片級封裝(CSP)SiP(圖1)。1998年,SharpCorp.引入了第一款由裸片閃存和SRAM組成的堆疊芯片級封裝,應(yīng)用于蜂窩式電話中。其他公司紛紛效仿。V

4、altronicSA使用折疊理念,將邏輯電路、存儲器和無源組件結(jié)合到單獨的SiP中,應(yīng)用于助聽器和心臟起博器(圖2)?,F(xiàn)在,公司正在嘗試添加微處理器、功率器件、無源組件和其他功能組件。被許多公司所使用的折疊型堆疊CSP采用Tessera公司的專利3DmZ折疊球型堆疊理念,該公司是90年代中期開發(fā)高度可靠應(yīng)用程序的先鋒。該理念最多允許八個DRAM、SRAM或閃存芯片堆疊到多芯片組件中。它使用一個附加到芯片的平坦、靈活的聚酰亞胺帶,然后折疊以便在頂部連接下一個堆疊的芯片。視頻、音頻和數(shù)據(jù)的集中是使用SiP理

5、念的巨大推動力?!爸悄茈娫捄蚉DA中的數(shù)據(jù)、語音和視頻集成,需要在精致的封裝中具有更高的性能、更長的電池壽命和不斷提高的存儲器密度,”Samsung研發(fā)中心的執(zhí)行副總裁HyungLaeRuh說。“我們的SiP解決方案第一次將應(yīng)用處理器和NAND閃存結(jié)合在一起。”SiP解決方案的形式各不相同:面對小外形需求的堆疊芯片結(jié)構(gòu);針對I/O終端功能的并行解決方案;用于高頻率和低功耗操作的芯片堆疊(CoC)形式;用于更高封裝密度的多芯片模塊(MCM);以及針對大型存儲設(shè)備的板上芯片(CoB)結(jié)構(gòu)。在這些眾多形式中,

6、芯片和其他元件垂直集成,因此所占空間很小。SiP通常稱作3D封裝。事實上,IC芯片的三維(垂直或z軸)制造是其自身成功研發(fā)成果的延續(xù)。不應(yīng)將其與3D封裝混淆,因為3D封裝將不同的功能部件(存儲器、邏輯電路、CPU)放在不同的芯片上,然后將它們堆疊在一個封裝中。而SiP封裝利用了更短的芯片互連導(dǎo)線長度的優(yōu)勢。這與3D硅IC的目標(biāo)相同,因為日漸復(fù)雜的IC彼此連接越來越困難。SiP技術(shù)的關(guān)鍵發(fā)展是采用SiliconPipe的離開頂部(OTT)技術(shù)。該理念使高速(在3英寸的距離超過20Gbits/s)信號從一個

7、封裝的頂部,在統(tǒng)一的阻抗匹配的傳輸線上傳送到另一個封裝的頂部。這樣的理念最終推動設(shè)計者以SiP方法取代SoC設(shè)計(圖3)。Amkor的技術(shù)營銷高級主管MarkBird和SkyworksSolutionsInc.戰(zhàn)略營銷副總裁JosephAdam認(rèn)為,最常見的SiP封裝類型是堆疊芯片封裝、堆疊封裝(封裝之上的封裝)和模塊(圖4)。薄片基底的SiP占據(jù)主導(dǎo)地位,陶瓷、引線框和帶式基底的使用也呈現(xiàn)上升的趨勢。Amkor將SiP理念應(yīng)用于數(shù)碼相機,它使用建立在矩陣帶中的薄片基底。柔性電路包含元件和連接器,以及一

8、個安裝在pc板上的圖像傳感器。所有這些元器件的上面是一個模塊,其中容納相機的鏡頭筒、鏡頭、紅外線玻璃、支架和粘合劑(圖5)。Amkor的方法遵循標(biāo)準(zhǔn)處理步驟,并允許使用標(biāo)準(zhǔn)設(shè)備,因此能夠降低成本。功率和RF應(yīng)用越來越廣SoC在將數(shù)字計算組件與功率和RFIC集成時,通常很難滿足市場需求。設(shè)計者常常會為器件做在不同的處理平臺上而爭論不休,例如雙極、砷化鎵(GaAs)和硅鍺(SiGe)?D而不僅僅是CMOS?!昂茈y將這些不同的工藝集成到一個硅片封

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動畫的文件,查看預(yù)覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負(fù)責(zé)整理代發(fā)布。如果您對本文檔版權(quán)有爭議請及時聯(lián)系客服。
3. 下載前請仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時可能由于網(wǎng)絡(luò)波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯(lián)系客服處理。