eda技術(shù)課程設(shè)計(jì)-彩燈控制器設(shè)計(jì)

《eda技術(shù)課程設(shè)計(jì)-彩燈控制器設(shè)計(jì)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。

1、EDA技術(shù)課程設(shè)計(jì)課題：彩燈控制器的設(shè)計(jì)系別：專業(yè)：姓名：學(xué)號(hào)：指導(dǎo)教師：河南城建學(xué)院2011年6月24日19成績(jī)?cè)u(píng)定·一、指導(dǎo)教師評(píng)語(yǔ)（根據(jù)學(xué)生設(shè)計(jì)報(bào)告質(zhì)量、答辯情況及其平時(shí)表現(xiàn)綜合評(píng)定）。二、評(píng)分（按下表要求評(píng)定）評(píng)分項(xiàng)目設(shè)計(jì)報(bào)告評(píng)分答辯評(píng)分平時(shí)表現(xiàn)評(píng)分合計(jì)（100分）任務(wù)完成情況（20分）課程設(shè)計(jì)報(bào)告質(zhì)量（40分）表達(dá)情況（10分）回答問(wèn)題情況（10分）工作態(tài)度與紀(jì)律（10分）獨(dú)立工作能力（10分）得分課程設(shè)計(jì)成績(jī)?cè)u(píng)定班級(jí)姓名學(xué)號(hào)成績(jī)：分（折合等級(jí)）指導(dǎo)教師簽字年月日19目錄一、設(shè)計(jì)目的：3二、設(shè)計(jì)要求：3三、總體設(shè)計(jì)原理與內(nèi)容4四、EDA程序設(shè)計(jì)及波形仿真分

2、析51、時(shí)序模塊52、顯示模塊8五、硬件實(shí)現(xiàn)10六、設(shè)計(jì)總結(jié)111、設(shè)計(jì)過(guò)程中遇到的問(wèn)題及解決方法112、設(shè)計(jì)體會(huì)113、對(duì)設(shè)計(jì)的建議12七、參考文獻(xiàn)12附錄：設(shè)計(jì)生成的電路圖1219一、設(shè)計(jì)目的：本程序以計(jì)算機(jī)為工作平臺(tái)，綜合運(yùn)用EDA軟件工具開(kāi)發(fā)環(huán)境、用硬件描述語(yǔ)言VHDL為設(shè)計(jì)語(yǔ)言，以ASIC來(lái)實(shí)現(xiàn)載體的設(shè)計(jì)。通過(guò)在EDA中的編譯和處理、仿真下載、調(diào)試分析，接受一次電子設(shè)計(jì)藍(lán)領(lǐng)初步的設(shè)計(jì)訓(xùn)練，并使所學(xué)的知識(shí)和技能得到進(jìn)一步鞏固、深化和擴(kuò)展，以達(dá)到可以運(yùn)用EDA工具設(shè)計(jì)一些簡(jiǎn)單的電子產(chǎn)品，掌握使用EDA工具設(shè)計(jì)數(shù)字系統(tǒng)的設(shè)計(jì)思想和設(shè)計(jì)方法，為繼續(xù)學(xué)習(xí)和認(rèn)識(shí)電子設(shè)

3、計(jì)知識(shí)打下良好的基礎(chǔ)。培養(yǎng)利用EDA技術(shù)知識(shí)，解決電子設(shè)計(jì)自動(dòng)化中常見(jiàn)實(shí)際問(wèn)題的能力，積累實(shí)際的EDA編程。通過(guò)本課程設(shè)計(jì)的學(xué)習(xí)，復(fù)習(xí)所學(xué)的專業(yè)知識(shí)，使課堂學(xué)習(xí)的理論知識(shí)應(yīng)用于實(shí)踐。培養(yǎng)綜合運(yùn)用已學(xué)知識(shí)解決實(shí)際工程技術(shù)問(wèn)題的能力、查閱圖書(shū)資料和各種工具書(shū)的能力、工程繪圖能力、撰寫(xiě)技術(shù)報(bào)告和編制技術(shù)資料的能力，接受一次電子設(shè)計(jì)自動(dòng)化方面的基本訓(xùn)練。二、設(shè)計(jì)要求：1、用EDA技術(shù)設(shè)計(jì)一個(gè)彩燈控制器，使彩燈（LED管）能連續(xù)發(fā)出三種以上不同的花型(自擬)；2、隨著彩燈顯示圖案的變化，發(fā)出不同的音響聲。3、要求使用7段數(shù)碼管顯示當(dāng)前顯示的花型，如第一種花型顯示A1，第二種花

4、型顯示b2，第三種花型顯示C3。三、總體設(shè)計(jì)原理與內(nèi)容彩燈控制器的設(shè)計(jì)原理分析：此設(shè)計(jì)的要求是連續(xù)發(fā)出三種以上的花型且顯示不同花型的時(shí)候發(fā)出不同的響聲?？梢杂纱送茰y(cè)：如果要發(fā)出不同的響聲，必定需要由不同的輸出頻率來(lái)實(shí)現(xiàn)，而顯示部分可以使用計(jì)數(shù)掃描的方法得以實(shí)現(xiàn)，但是如果想聽(tīng)到清晰的聲音，必然要加大輸入頻率，但輸入頻率的增加，必然導(dǎo)致顯示部分花型變換的頻率就會(huì)相應(yīng)的增加，以致花型變換過(guò)快，顯示不明顯。解決辦法：如果利用分頻器，實(shí)現(xiàn)頻率的改變，既可以發(fā)出不同的聲音，又可以滿足花型變換過(guò)快的問(wèn)題。綜上，此設(shè)計(jì)的核心是分頻器的使用。19具體設(shè)計(jì)方案的選定：分頻器部分的設(shè)計(jì)是

5、利用計(jì)數(shù)器實(shí)現(xiàn)分頻，將控制器外接的頻率分為幾個(gè)我們預(yù)先設(shè)定的值。當(dāng)計(jì)數(shù)器達(dá)到預(yù)先設(shè)定的值，即產(chǎn)生一個(gè)上升沿，從而實(shí)現(xiàn)分頻。顯示部分的設(shè)計(jì)是利用分頻器產(chǎn)生的低頻信號(hào)記數(shù)，從而達(dá)到控制數(shù)碼管顯示時(shí)，不同花色之間變換的頻率不至于太快。利用分頻器輸出的不同頻率信號(hào)，可以在花型變換的時(shí)候控制揚(yáng)聲器發(fā)出不同的聲音。圖3—1設(shè)計(jì)方案總框圖四、EDA程序設(shè)計(jì)及波形仿真分析1、時(shí)序模塊libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityXHKZisport(clk:instd_logi

6、c;clr:instd_logic;clk1_1:outstd_logic;clk2_1:outstd_logic;clk3_1:outstd_logic;clk4_1:outstd_logic);19endentity;architecturecaidengofXHKZissignalclk1:std_logic;signalclk2:std_logic;signalclk3:std_logic;signalclk4:std_logic;beginprocess(clk,clr)variablea:std_logic_vector(6downto0);begini

7、fclr='1'then——復(fù)位信號(hào)為高電平，將CLK1置為低電平clk1<='0';elsifclk'eventandclk='1'then——如果遇到時(shí)鐘上升沿，進(jìn)行計(jì)數(shù)ifa="1111100"then——如果計(jì)滿“1111100”將a清零a:="0000000";——且將clk1置為高電平clk1<='1';else——否則計(jì)數(shù)繼續(xù)a:=a+1;clk1<='0';endif;endif;endprocess;process(clk,clr)variableb:std_logic_vector(1downto0);beginifclr='1'then——