500強企業(yè)面試硬件筆試題

《500強企業(yè)面試硬件筆試題》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。

1、1.寫出下列常用電子工程術(shù)語的中文名稱：a)PCB:b)SMT:c)FPGA:d)CPLD:e)ASIC:f)DSP:g)SRAM:h)WDT:i)CMRR:j)PWM:2.硬件電路設(shè)置看門狗定時器的目的是：___________________________3.中斷向量表中存儲的內(nèi)容是：___________________________________4.中斷服務(wù)程序的開頭一般進行的操作是：_________________________中斷服務(wù)程序結(jié)束前一般進行的操作是：_________________________5.列舉你知

2、道的幾種電容：比如鋁電解電容、、、、6.74L373被稱為透明鎖存器，“透明”一詞的含義是指：_____________7.Flash存儲器的寫壽命大約在______萬次左右。8.C語言中，do{}while()和while(){......}語法的區(qū)別是：________9.C語言中，如果申明charp[3][]={"Basic","Fortran","Pascal"};則p[2][2]=____________10.C語言中，全局變量、Static局部變量和非Static局部變量的存儲空間占用是有區(qū)別的，前兩者在普通數(shù)據(jù)存儲區(qū)中生成，而非S

3、tatic局部變量在__________________________中生成。問題補充：這是一份題，為了追求給回答者的一個完整的印象，所以都寫下來了。大家互相學(xué)習(xí)嘛！看門狗定時器：為了程序安全性（即有時候又問題怕陷入死循環(huán)）定時檢查出現(xiàn)問題自動復(fù)位！.中斷向量表中存儲的內(nèi)容是：就51來多里面只有2個字節(jié)吧存儲不了多少東西所以應(yīng)該是一個LJMP指令吧跳到中斷處理程序！.中斷服務(wù)程序的開頭一般進行的操作是：保護一般不該改變的變量一般都壓棧保護！6.74L373被稱為透明鎖存器，“透明”一詞的含義是指：才疏學(xué)淺沒聽說過！7.Flash存儲器的寫壽命

4、大約在____好像是1百__萬次左右。吧沒考慮過C語言中，do{}while()和while(){......}語法的區(qū)別是：________一個是先執(zhí)行在判但一個是先判斷在循環(huán)9.C語言中，如果申明charp[3][]={"Basic","Fortran","Pascal"};則p[2][2]=______0吧一個ASCLL占一個字節(jié)吧______.C語言中，全局變量、Static局部變量和非Static局部變量的存儲空間靜態(tài)變量一般只在局部函數(shù)域中存在，但當(dāng)程序執(zhí)行離開此作用域時，其值并不丟失不知道空間是什么漢王筆試下面是一些基本的數(shù)字電路

5、知識問題，請簡要回答之。a)什么是Setup和Holdup時間？b)什么是競爭與冒險現(xiàn)象？怎樣判斷？如何消除？c)請畫出用D觸發(fā)器實現(xiàn)2倍分頻的邏輯電路？d)什么是"線與"邏輯，要實現(xiàn)它，在硬件特性上有什么具體要求？e)什么是同步邏輯和異步邏輯？f)請畫出微機接口電路中，典型的輸入設(shè)備與微機接口邏輯示意圖（數(shù)據(jù)接口、控制接口、所存器/緩沖器）。g)你知道那些常用邏輯電平？TTL與COMS電平可以直接互連嗎？2、可編程邏輯器件在現(xiàn)代電子設(shè)計中越來越重要，請問：a)你所知道的可編程邏輯器件有哪些？b)試用VHDL或VERILOG、ABLE描述8位D

6、觸發(fā)器邏輯。3、設(shè)想你將設(shè)計完成一個電子電路方案。請簡述用EDA軟件（如PROTEL）進行設(shè)計（包括原理圖和PCB圖）到調(diào)試出樣機的整個過程。在各環(huán)節(jié)應(yīng)注意哪些問題？飛利浦－大唐筆試歸來1，用邏輯們和cmos電路實現(xiàn)ab+cd2.用一個二選一mux和一個inv實現(xiàn)異或3.給了reg的setup,hold時間，求中間組合邏輯的delay范圍。Setup/holdtime是測試芯片對輸入信號和時鐘信號之間的時間要求。建立時間是指觸發(fā)器的時鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時間。輸入信號應(yīng)提前時鐘上升沿（如上升沿有效）T時間到達芯片，這個T就是建立

7、時間-Setuptime.如不滿足setuptime,這個數(shù)據(jù)就不能被這一時鐘打入觸發(fā)器，只有在下一個時鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。保持時間是指觸發(fā)器的時鐘信號上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時間。時holdtime不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。4.如何解決亞穩(wěn)態(tài)5.用verilog/vhdl寫一個fifo控制器6.用verilog/vddl檢測stream中的特定字符串2，信威dsp軟件面試題～1)DSP和通用處理器在結(jié)構(gòu)上有什么不同，請簡要畫出你熟悉的一種DSP結(jié)構(gòu)圖2)說說定點DSP和浮點DSP的定義（或者說出他們的區(qū)別）3）說說你對

8、循環(huán)尋址和位反序?qū)ぶ返睦斫?）請寫出【－8，7】的二進制補碼，和二進制偏置碼。用Q15表示出0.5和－0.5揚智電子筆試第一題：用mos管搭出一個二輸