資源描述：
《基于fpga信號發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。
1、本科畢業(yè)論文（設(shè)計(jì)）題目基于FPGA信號發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)院（系）電子工程與電氣自動化學(xué)院專業(yè)電子科學(xué)與技術(shù)學(xué)生姓名何厥亞學(xué)號09026009指導(dǎo)教師常紅霞職稱實(shí)驗(yàn)師論文字?jǐn)?shù)6018完成日期:2013年5月30日巢湖學(xué)院本科畢業(yè)論文(設(shè)計(jì))誠信承諾書本人鄭重聲明：所呈交的本科畢業(yè)論文(設(shè)計(jì))，是本人在導(dǎo)師的指導(dǎo)下，獨(dú)立進(jìn)行研究工作所取得的成果。除文中已經(jīng)注明引用的內(nèi)容外，本論文不含任何其他個人或集體已經(jīng)發(fā)表或撰寫過的作品成果。對本文的研究做出重要貢獻(xiàn)的個人和集體，均已在文中以明確方式標(biāo)明。本人完全意識到本聲明的法律結(jié)果由本
2、人承擔(dān)。本人簽名：日期：巢湖學(xué)院本科畢業(yè)論文(設(shè)計(jì))使用授權(quán)說明本人完全了解巢湖學(xué)院有關(guān)收集、保留和使用畢業(yè)論文(設(shè)計(jì))的規(guī)定，即：本科生在校期間進(jìn)行畢業(yè)論文(設(shè)計(jì))工作的知識產(chǎn)權(quán)單位屬巢湖學(xué)院。學(xué)校根據(jù)需要，有權(quán)保留并向國家有關(guān)部門或機(jī)構(gòu)送交論文的復(fù)印件和電子版，允許畢業(yè)論文(設(shè)計(jì))被查閱和借閱；學(xué)?？梢詫厴I(yè)論文(設(shè)計(jì))的全部或部分內(nèi)容編入有關(guān)數(shù)據(jù)庫進(jìn)行檢索，可以采用影印、縮印或掃描等復(fù)制手段保存、匯編畢業(yè)，并且本人電子文檔和紙質(zhì)論文的內(nèi)容相一致。保密的畢業(yè)論文(設(shè)計(jì))在解密后遵守此規(guī)定。本人簽名：日期：導(dǎo)師簽名：日期
3、：基于FPGA信號發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)摘要直接數(shù)字頻率合成技術(shù)是從相位直接合成所需波形的一種新的頻率合成技術(shù)。本設(shè)計(jì)提出了基于FPGA的DDS的設(shè)計(jì)方案，并使用MAXPLUSⅡ軟件在ACEX1K系列器件上進(jìn)行了實(shí)現(xiàn)。主體設(shè)計(jì)包括去抖模塊、頻率控制模塊、相位累加模塊、ROM模塊、波形選擇模塊，最后在本方案的基礎(chǔ)上提出了提高波形精度的方法。本設(shè)計(jì)通過按鍵來控制頻率，在相位累加模塊實(shí)現(xiàn)累加，當(dāng)累加溢出時，完成一個周期，按照地址值輸出相應(yīng)幅值。本設(shè)計(jì)給出了各個模塊以及總體的仿真結(jié)果，經(jīng)過驗(yàn)證已經(jīng)達(dá)到本設(shè)計(jì)預(yù)期的性能指標(biāo)。關(guān)鍵詞：直接
4、數(shù)字頻率合成器；可編程門陣列；VHDLIThedesignandRealizationofsignalgeneratorbasedonFPGAAbstractDirectdigitalfrequencysynthesistechnologyisanewfrequencysynthesistechnology.Itwasproducedbasedonphasedirectly.ThispaperproposesadesignproposalofDDSthatbasedonFPGA,andwasimplementedinACE
5、X1KseriesdeviceusingMAXPLUSII.Mainbodyofdesignincludescanceljumpmodule,frequencycontrolmodule,phaseaccumulatemodule,ROMmodule,waveformchoosemodule.Thispaperfinallyproposesmethodstoimprovetheprecisionofwaveformonthebaseofthisscheme.Thefrequencywascontrolledthrought
6、hebutton.Phaseaccumulatemoduleisusedforaccumulate.Whenaccumulateoverflows,itcompletesacycle.Accordingtoaddress,itoutputscorrespondingamplitudes.Finally,thesimulationofeverymodulewasgave,andtheperformanceindexisavailablethroughthisdesign.KeyWords:DDS,FPGA,VHDLII目錄摘
7、要..........................................................................................................................IAbstract.......................................................................................................................II1.緒論.......
8、.................................................................................................................11.1引言.................................
