跑馬燈效果的實(shí)現(xiàn)

ID:9763244

大?。?50.00 KB

頁數(shù):6頁

時(shí)間:2018-05-08

跑馬燈效果的實(shí)現(xiàn)_第1頁
跑馬燈效果的實(shí)現(xiàn)_第2頁
跑馬燈效果的實(shí)現(xiàn)_第3頁
跑馬燈效果的實(shí)現(xiàn)_第4頁
跑馬燈效果的實(shí)現(xiàn)_第5頁
資源描述:

《跑馬燈效果的實(shí)現(xiàn)》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、跑馬燈效果的實(shí)現(xiàn)一能力拓展訓(xùn)練的內(nèi)容和要求控制8個(gè)指示燈的循環(huán)點(diǎn)亮,包括指示燈控制、速度控制和點(diǎn)亮效果控制1.利用CPLD/FPGA器件實(shí)現(xiàn)簡(jiǎn)單的計(jì)算機(jī)邏輯接口電路(如地址譯碼電路、硬件加密電路等);2.基于可編程邏輯器件(CPLD或FPGA)實(shí)現(xiàn)DSP功能。通過訓(xùn)練掌握相關(guān)的理論知識(shí)及實(shí)際處理方法,熟練使用常用EDA工具(如QuartusⅡ、Matlab/DSPBuilder等)和硬件描述語言(如VerilogHDL等)設(shè)計(jì)所需應(yīng)用程序、上機(jī)調(diào)試、模擬仿真、下載到目標(biāo)芯片上運(yùn)行驗(yàn)證,并對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行理論分析。二設(shè)計(jì)思路:將8

2、個(gè)彩燈共陰接地,陽極分別為EPIC3的8個(gè)I/O相連,I/O輸出變化的電平來控制彩燈的點(diǎn)亮,流水燈分不同的時(shí)段,指示燈有不同的顯示模式,開始時(shí)刻流水燈從右到左依次點(diǎn)亮,第二時(shí)間段LED流水燈從左向右依次熄滅,第三時(shí)間段LED流水燈從中間向兩端依次點(diǎn)亮,第四時(shí)間段LED流水燈從中間到兩邊依次熄滅,第五時(shí)間段LED由1,4亮,然后2,5……以此類推,最后完成一次循環(huán)又回到開始時(shí)刻,進(jìn)入第二輪循環(huán),來實(shí)現(xiàn)LED流水燈的控制實(shí)驗(yàn)。從LED流水燈的工作原理來看,無論是第一時(shí)間還是其他的時(shí)間段,LED流水燈點(diǎn)亮還是熄滅,都是一個(gè)頻率來控制

3、LED流水燈點(diǎn)亮和熄滅的快慢。只不過這個(gè)頻率可以在程序中控制,也可以在定義輸入引腳時(shí)把頻率選擇不同的頻率段。三原理框圖:(1)總體方框圖如下:圖1總體方框圖(2)細(xì)化框圖:此次實(shí)驗(yàn)主要分兩個(gè)大模塊:控制模塊以及功能模塊,其中功能模塊還有3個(gè)子模塊,如下所示:圖2細(xì)化框圖控制模塊:主要是通過控制給定系統(tǒng)的時(shí)鐘頻率,可以改變燈亮暗的快慢。功能模塊:即為燈亮暗方式的選擇。四編寫程序并仿真第一種方式波形圖如下:圖3第一個(gè)燈開始亮由上述仿真波形可知,仿真后所得的結(jié)果與希望的相同,進(jìn)行下一步:對(duì)引腳的鎖定。圖4從左到右依次亮圖5從右向左依

4、次熄滅第二種方式波形圖:圖6中間兩個(gè)燈亮圖7向兩邊擴(kuò)散開來直至全亮圖8從兩邊向中間熄滅第三種方式波形圖:圖91、4燈亮圖101、4;2、5;3、6亮圖11全亮后進(jìn)入下一輪循環(huán)五引腳鎖定以及功能預(yù)測(cè)各引腳鎖定如下所示:圖4各引腳鎖定圖功能預(yù)測(cè):當(dāng)引腳鎖定完成之后,再編譯一次,然后進(jìn)行下載,當(dāng)下載完畢后可以發(fā)現(xiàn)試驗(yàn)箱上的燈會(huì)從左到右依次被點(diǎn)亮,然后又從右向左依次熄滅,之后燈從中間兩個(gè)開始亮,向兩邊開始擴(kuò)散,直至全亮后再從兩邊向中間逐次熄滅,然后就是燈會(huì)以1,4亮,2,5亮,3,6亮,4,7亮此種方式進(jìn)行,當(dāng)此次全亮之后,燈開始進(jìn)入

5、下一輪循環(huán),從左到右依次點(diǎn)亮……如此反復(fù)。六心得體會(huì)通過這次實(shí)驗(yàn),我對(duì)EDA技術(shù)有了更深的認(rèn)識(shí)。EDA技術(shù)是以計(jì)算機(jī)為工具,在軟件平臺(tái)上,根據(jù)硬件描述語言HDL完成設(shè)計(jì)和預(yù)測(cè),達(dá)到對(duì)既定功能硬件系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn),它打破了傳統(tǒng)電路自底向上的設(shè)計(jì)方法,采用自頂向下的設(shè)計(jì)方法。此次課程設(shè)計(jì)和程序的實(shí)現(xiàn)以及運(yùn)用網(wǎng)絡(luò)和其他書籍查詢讓我有了靈活運(yùn)用知識(shí)的機(jī)會(huì),并且我進(jìn)一步學(xué)習(xí)了VHDL。VHDL這么多年來不斷完善和進(jìn)化更能體現(xiàn)它在EDA中的地位。第一,它結(jié)構(gòu)非常清晰;第二,類似的語言就只有verilogHDL,,再加上都有豐富的接口,以及

6、如Quartus的強(qiáng)大軟件支持,這些都更能激發(fā)我學(xué)習(xí)VHDL的興趣。此次設(shè)計(jì)實(shí)驗(yàn)讓我對(duì)quartus2軟件的使用更加?jì)故?,?duì)VHDL語言編程也有了一定的了解,并且具備一定的編程能力,除此之外,我也發(fā)現(xiàn)了學(xué)科之間的相關(guān)性,要學(xué)好系統(tǒng)編程這門學(xué)科,一定要有很好的數(shù)字電路電子技術(shù)基礎(chǔ),由于這門課學(xué)的有一段時(shí)間了,所以有些知識(shí)遺忘了,這次設(shè)計(jì)使我復(fù)習(xí)了這門課,且在以前的基礎(chǔ)上有了進(jìn)一步提高,總之,這次實(shí)驗(yàn)之后,自己有了很大收獲。七參考文獻(xiàn)【1】《在系統(tǒng)編程技術(shù)》黃正謹(jǐn)主編南京.東南大學(xué)出版社;【2】電子技術(shù)基礎(chǔ)數(shù)字部分第五版康華光;【

7、3】劉昌華,《數(shù)據(jù)邏輯EDA設(shè)計(jì)與實(shí)踐——QuartusⅡ》,北京,國防工業(yè)出版社,2005;【4】胡振華,《VHDL與FPGA設(shè)計(jì)》,北京,中國鐵道出版社,2000;【5】王振紅,《VHDL數(shù)字電路設(shè)計(jì)與應(yīng)用實(shí)踐教程》,北京,機(jī)械工業(yè)出版社,2003;【6】MarkZwolinski,《DigitalSystemDesignwithVHDL》出版社:電子工業(yè)出版社,2002年;【7】.江國強(qiáng),《SOPC技術(shù)與應(yīng)用》出版社:機(jī)械工業(yè)出版社2006年10月

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動(dòng)畫的文件,查看預(yù)覽時(shí)可能會(huì)顯示錯(cuò)亂或異常,文件下載后無此問題,請(qǐng)放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負(fù)責(zé)整理代發(fā)布。如果您對(duì)本文檔版權(quán)有爭(zhēng)議請(qǐng)及時(shí)聯(lián)系客服。
3. 下載前請(qǐng)仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時(shí)可能由于網(wǎng)絡(luò)波動(dòng)等原因無法下載或下載錯(cuò)誤,付費(fèi)完成后未能成功下載的用戶請(qǐng)聯(lián)系客服處理。
关闭